tkgate - en to ru translation catalogue (1386 entries)

[ctx: b.new]
en: New...
ru: Создать...

[ctx: b.dismiss]
en: Dismiss
ru: Отклонить

[ctx: b.close]
en: Close
ru: Закрыть

[ctx: b.clear]
en: Clear
ru: Очистить

[ctx: b.cancel]
en: Cancel
ru: Отмена

[ctx: b.in]
en: in
ru: вход

[ctx: b.out]
en: out
ru: выход

[ctx: b.inout]
en: inout
ru: вход-выход

[ctx: b.browse]
en: Browse...
ru: Просмотр...

[ctx: b.label]
en: Label
ru: Надпись

[ctx: b.find]
en: Find
ru: Найти

[ctx: b.edit]
en: Edit...
ru: Редактировать...

[ctx: b.add]
en: Add...
ru: Добавить...

[ctx: b.delete]
en: Delete
ru: Удалить

[ctx: b.remove]
en: Remove
ru: Удалить

[ctx: b.apply]
en: Apply
ru: Применить

[ctx: b.anchor]
en: Anchor
ru: Прикрепить

[ctx: b.tech]
en: Technology
ru: Технология

[ctx: tab.edit]
en: Editing
ru: Редактирование

[ctx: tab.editintr]
en: Interface
ru: Интерфейс

[ctx: tab.simulate]
en: Simulate
ru: Симуляция

[ctx: tab.cpath]
en: Critical Path
ru: Критический путь

[ctx: fpattern.v]
en: Verilog Netlist
ru: Список соединений Verilog

[ctx: fpattern.vs]
en: Verilog Script Files
ru: Скрипт Verilog

[ctx: fpattern.gdf]
en: TkGate Delay File
ru: Файл задержек TkGate

[ctx: fpattern.xbm]
en: X11 bitmap
ru: Растровое изображение X11

[ctx: fpattern.mem]
en: TkGate Memory Image Files
ru: Файлы образов памяти TkGate

[ctx: fpattern.all]
en: All Files
ru: Все файлы

[ctx: module.tree]
en: Tree
ru: Дерево

[ctx: module.list]
en: List
ru: Список

[ctx: module.box.libraries]
en: Libraries
ru: Библиотеки

[ctx: sidetab.nets]
en: Nets
ru: Цепи

[ctx: sidetab.ports]
en: Ports
ru: Порты

[ctx: mm.add]
en: Add...
ru: Добавить...

[ctx: mm.delete]
en: Delete
ru: Удалить

[ctx: mm.edit]
en: Edit...
ru: Редактировать...

[ctx: mm.enable]
en: Enable
ru: Включить

[ctx: mm.disable]
en: Disable
ru: Отключить

[ctx: menu.file]
en: 0:File
ru: 0:Файл

[ctx: menu.edit]
en: 0:Edit
ru: 0:Правка

[ctx: menu.tool]
en: 0:Tool
ru: 0:Инструменты

[ctx: menu.symbol]
en: 0:Symbol
ru: 0:Символ

[ctx: menu.simulate]
en: 0:Simulate
ru: 0:Симуляция

[ctx: menu.module]
en: 0:Module
ru: 0:Модуль

[ctx: menu.interface]
en: 0:Interface
ru: 0:Интерфейс

[ctx: menu.format]
en: 0:Format
ru: 0:Формат

[ctx: menu.make]
en: 0:Components
ru: 0:Компоненты

[ctx: menu.help]
en: 0:Help
ru: 0:Справка

[ctx: menu.file.new]
en: 0:New...
ru: 0:Создать...

[ctx: menu.file.open]
en: 0:Open...
ru: 0:Открыть...

[ctx: menu.file.openlib]
en: 0:Library Manager...
ru: 0:Управление библиотеками...

[ctx: menu.file.save]
en: 0:Save
ru: 0:Сохранить

[ctx: menu.file.saveas]
en: 5:Save As...
ru: 5:Сохранить как...

[ctx: menu.file.print]
en: 0:Print...
ru: 0:Печать...

[ctx: menu.file.quit]
en: 0:Quit
ru: 0:Выход

[ctx: menu.file.cprop]
en: 0:Circuit Properties...
ru: 0:Параметры Схемы...

[ctx: menu.file.import]
en: 0:Import Image...
ru: 0:Импортировать изображение...

[ctx: menu.file.export]
en: 0:Export Image...
ru: 0:Экспортировать изображение...

[ctx: menu.edit.undo]
en: 0:Undo
ru: 0:Отменить

[ctx: menu.edit.redo]
en: 0:Redo
ru: 0:Повторить

[ctx: menu.edit.cut]
en: 0:Cut
ru: 0:Вырезать

[ctx: menu.edit.copy]
en: 3:Copy
ru: 3:Копировать

[ctx: menu.edit.paste]
en: 0:Paste
ru: 0:Вставить

[ctx: menu.edit.overlay]
en: 0:Overlay Paste
ru: 0:Вставка с наложением

[ctx: menu.edit.selall]
en: 0:Select All
ru: 0:Выделить Все

[ctx: menu.edit.find]
en: 0:Find...
ru: 0:Найти...

[ctx: menu.edit.zoomin]
en: 5:Zoom In
ru: 5:Увеличить

[ctx: menu.edit.zoomout]
en: 5:Zoom Out
ru: 5:Уменьшить

[ctx: menu.edit.rshift]
en: 10:Bit Shift Right
ru: 10:Сдвиг пикселей вправо

[ctx: menu.edit.lshift]
en: 10:Bit Shift Left
ru: 10:Сдвиг пикселей влево

[ctx: menu.edit.ushift]
en: 10:Bit Shift Up
ru: 10:Сдвиг пикселей вверх

[ctx: menu.edit.dshift]
en: 10:Bit Shift Down
ru: 10:Сдвиг пикселей вниз

[ctx: menu.edit.cwrotate]
en: 11:Bit Rotate C-W
ru: 11:Повернуть биты по часовой стрелке

[ctx: menu.edit.ccwrotate]
en: 15:Bit Rotate C-C-W
ru: 15:Повернуть биты против часовой стрелки

[ctx: menu.edit.pcwrotate]
en: 12:Port Rotate C-W
ru: 12:Повернуть порт по часовой стрелке

[ctx: menu.edit.pccwrotate]
en: 16:Port Rotate C-C-W
ru: 16:Повернуть порт против часовой стрелки

[ctx: menu.edit.autobold]
en: Boldify Bits
ru: Сделать жирным

[ctx: menu.edit.resize]
en: Resize Bitmap
ru: Изменить размер изображения

[ctx: menu.tool.move]
en: 0:Move/Connect
ru: 0:Переместить/Соединить

[ctx: menu.tool.delg]
en: 0:Delete Component
ru: 0:Удалить компонент

[ctx: menu.tool.cutw]
en: 0:Cut Wire
ru: 0:Разрезать провод

[ctx: menu.tool.inv]
en: 0:Invert
ru: 0:Обратить

[ctx: menu.tool.bitw]
en: 0:Bit Width
ru: 0:Разрядность

[ctx: menu.tool.debug]
en: 0:Debug
ru: 0:Отладка

[ctx: menu.tool.point]
en: 0:Point
ru: 0:Точка

[ctx: menu.tool.line]
en: 0:Line
ru: 0:Линия

[ctx: menu.tool.rect]
en: 0:Rectangle
ru: 0:Прямоугольник

[ctx: menu.tool.fillrect]
en: 0:Fill Rectangle
ru: 0:Заполнить прямоугольник

[ctx: menu.tool.port]
en: 0:Port
ru: 0:Порт

[ctx: menu.tool.select]
en: 0:Select Region
ru: 0:Выбрать область

[ctx: menu.tool.options]
en: 0:Options...
ru: 0:Настройки...

[ctx: menu.format.addport]
en: 4:Add Port
ru: 4:Добавить порт

[ctx: menu.format.ioset]
en: 0:Set Type
ru: 0:Установить тип

[ctx: menu.format.anchor]
en: 0:Anchor Selected
ru: 0:Прикрепить выделенное

[ctx: menu.format.unanchor]
en: 0:Unanchor Selected
ru: 0:Освободить выделенное

[ctx: menu.format.prop]
en: 0:Instance Properties...
ru: 0:Свойства экземпляра...

[ctx: menu.format.del]
en: 0:Delete
ru: 0:Удалить

[ctx: menu.format.settech]
en: 0:Set Technology
ru: 0:Установить технологию

[ctx: menu.format.rot]
en: 0:Rotation
ru: 0:Поворот

[ctx: menu.format.rot.0]
en: 17:Default Rotation 0
ru: 17:Поворот по умолчанию 0

[ctx: menu.format.rot.90]
en: 17:Default Rotation 90
ru: 17:Поворот по умолчанию 90

[ctx: menu.format.rot.180]
en: 17:Default Rotation 180
ru: 17:Поворот по умолчанию 180

[ctx: menu.format.rot.270]
en: 17:Default Rotation 270
ru: 17:Поворот по умолчанию 270

[ctx: menu.format.rot.rotate]
en: 10:Clockwise Rotate
ru: 10:Повернуть по часовой стрелке

[ctx: menu.format.rot.brotate]
en: 0:Counter-Clockwise Rotate
ru: 0:Повернуть против часовой стрелки

[ctx: menu.format.algnv]
en: 6:Align Ver.
ru: 6:Вертикальное выравнивание

[ctx: menu.format.algnh]
en: 6:Align Horz.
ru: 6:Горизонтальное выравнивание

[ctx: menu.tool.tclshell]
en: 0:Tcl Shell
ru: 0:Оболочка Tcl

[ctx: menu.tool.rep]
en: 0:Replicate
ru: 0:Клонирование

[ctx: menu.simulate.begin]
en: 0:Begin Simulation
ru: 0:Начать симуляцию

[ctx: menu.simulate.end]
en: 0:End Simulation
ru: 0:Закончить симуляцию

[ctx: menu.simulate.addprobe]
en: 0:Add/Delete Probe
ru: 0:Добавить/удалить зонд

[ctx: menu.simulate.run]
en: 0:Run
ru: 0:Пуск

[ctx: menu.simulate.pause]
en: 0:Pause
ru: 0:Пауза

[ctx: menu.simulate.step]
en: 0:Step Epoch(s)
ru: 0:Шаг на эпоху(и)

[ctx: menu.simulate.cycle]
en: 5:Step Cycle
ru: 5:Шаг на один цикл

[ctx: menu.simulate.break]
en: 0:Breakpoint...
ru: 0:Точка остановки...

[ctx: menu.simulate.script]
en: 1:Exec. Script...
ru: 1:Выполнить скрипт...

[ctx: menu.simulate.load]
en: 1:Load Memory...
ru: 1:Загрузка памяти...

[ctx: menu.simulate.dump]
en: 1:Dump Memory...
ru: 1:Дамп памяти...

[ctx: menu.simulate.view]
en: 1:View Memory...
ru: 1:Просмотр памяти...

[ctx: menu.module.open]
en: 0:Open
ru: 0:Открыть

[ctx: menu.module.close]
en: 0:Close
ru: 0:Закрыть

[ctx: menu.module.new]
en: 0:New...
ru: 0:Создать...

[ctx: menu.module.del]
en: 0:Delete...
ru: 0:Удалить...

[ctx: menu.module.copy]
en: 1:Copy...
ru: 1:Копировать...

[ctx: menu.module.rename]
en: 0:Rename...
ru: 0:Переименовать...

[ctx: menu.module.claim]
en: 1:Claim...
ru: 1:Затребовать...

[ctx: menu.module.setroot]
en: 1:Set As Root...
ru: 1:Установить корневым...

[ctx: menu.module.prop]
en: 0:Properties...
ru: 0:Параметры...

[ctx: menu.module.interface]
en: 0:Interface
ru: 0:Интерфейс

[ctx: menu.module.interface.set]
en: 0:Set As Default
ru: 0:Установить

[ctx: menu.module.interface.update]
en: 1:Sync. to Default
ru: 1:Синхронизировать

[ctx: menu.module.interface.updateall]
en: 6:Sync. All to Default...
ru: 6:Синхронизировать все...

[ctx: menu.module.interface.edit]
en: 0:Edit...
ru: 0:Редактировать...

[ctx: menu.module.interface.auto]
en: 5:Auto Generate...
ru: 5:Автогенерация...

[ctx: menu.help.about]
en: 0:About...
ru: 0:О программе...

[ctx: menu.help.license]
en: 0:License...
ru: 0:Лицензионное соглашение...

[ctx: menu.help.doc]
en: 0:Documentation...
ru: 0:Документация...

[ctx: menu.help.tut]
en: 1:Tutorials
ru: 1:Обучающие Руководства

[ctx: menu.help.home]
en: 1:Home Page
ru: 1:Домашняя Страница

[ctx: menu.help.example]
en: 1:Examples
ru: 1:Примеры

[ctx: menu.scope_file]
en: 0:File
ru: 0:Файл

[ctx: menu.scope_sim]
en: 0:Simulate
ru: 0:Симуляция

[ctx: menu.scope_trace]
en: 0:Trace
ru: 0:Трассировка

[ctx: menu.scope_help]
en: 0:Help
ru: 0:Справка

[ctx: menu.scope_file.ptrace]
en: 0:Print Trace...
ru: 0:Печать трассировки...

[ctx: menu.scope_file.close]
en: 0:Close
ru: 0:Закрыть

[ctx: menu.scope_trace.zoomin]
en: 5:Zoom In
ru: 5:Увеличить

[ctx: menu.scope_trace.zoomout]
en: 5:Zoom Out
ru: 5:Уменьшить

[ctx: menu.scope_sim.addprobe]
en: 0:Add/Delete Probe
ru: 0:Добавить/удалить зонд

[ctx: menu.scope_sim.run]
en: 0:Run
ru: 0:Пуск

[ctx: menu.scope_sim.pause]
en: 0:Pause
ru: 0:Пауза

[ctx: menu.scope_sim.step]
en: 0:Step Epoch(s)
ru: 0:Шаг на эпоху(и)

[ctx: menu.scope_sim.cycle]
en: 5:Step Cycle
ru: 5:Шаг на один цикл

[ctx: menu.scope_sim.break]
en: 0:Breakpoint...
ru: 0:Точка остановки...

[ctx: menu.scope_sim.script]
en: 1:Exec. Script...
ru: 1:Выполнить скрипт...

[ctx: menu.scope_sim.load]
en: 1:Load Memory...
ru: 1:Загрузка памяти...

[ctx: menu.scope_sim.dump]
en: 1:Dump Memory...
ru: 1:Дамп памяти...

[ctx: menu.scope_help.about]
en: 0:About...
ru: 0:О программе...

[ctx: menu.scope_help.license]
en: 0:License...
ru: 0:Лицензионное соглашение...

[ctx: menu.scope_help.doc]
en: 0:Documentation...
ru: 0:Документация...

[ctx: mod.intf]
en: Interface
ru: Интерфейс

[ctx: port.title]
en: TkGate: Port Properties
ru: TkGate: Свойства порта

[ctx: port.parms]
en: Port Parameters
ru: Параметры порта

[ctx: port.in]
en: In
ru: Вход

[ctx: port.out]
en: Out
ru: Выход

[ctx: port.inout]
en: InOut
ru: Вход-выход

[ctx: gm.signals]
en: Signals
ru: Сигналы

[ctx: gm.io]
en: I/O
ru: Ввод/вывод

[ctx: gm.gate]
en: Gate
ru: Вентиль

[ctx: gm.rgate]
en: Reduction
ru: Редукция

[ctx: gm.msi]
en: MSI
ru: СИС

[ctx: gm.alu]
en: ALU
ru: АЛУ

[ctx: gm.mem]
en: Memory
ru: Память

[ctx: gm.mod]
en: Module
ru: Модуль

[ctx: gm.comment]
en: Comment
ru: Комментарий

[ctx: gm.script]
en: Verilog Script
ru: Скрипт Verilog

[ctx: gm.frame]
en: Frame
ru: Рамка

[ctx: gm.signals.pullup]
en: Pullup
ru: Подтяжка к питанию

[ctx: gm.signals.pulldown]
en: Pulldown
ru: Подтяжка к земле

[ctx: gm.signals.ground]
en: Ground
ru: Земля

[ctx: gm.signals.vdd]
en: Vdd
ru: Питание

[ctx: gm.io.switch]
en: Switch
ru: Переключатель

[ctx: gm.io.dip]
en: DIP Switch
ru: DIP-переключатель

[ctx: gm.io.merge]
en: Concat
ru: Объединение

[ctx: gm.io.clock]
en: Clock
ru: Генератор синхросигнала

[ctx: gm.io.led]
en: LED
ru: Светодиод

[ctx: gm.io.ledbar]
en: LED Bar
ru: Панель светодиодов

[ctx: gm.io.ledhex]
en: 7-Seg. LED (HEX)
ru: 7-сег. индикатор (16 предст.)

[ctx: gm.io.leddec]
en: 7-Seg. LED (DEC)
ru: 7-сег. индикатор (10 предст.)

[ctx: gm.io.ledseg]
en: 7-Seg. LED (Direct)
ru: 7-сег. индикатор (прямое управление)

[ctx: gm.gate.and]
en: AND
ru: И

[ctx: gm.gate.nand]
en: NAND
ru: И-НЕ

[ctx: gm.gate.or]
en: OR
ru: ИЛИ

[ctx: gm.gate.nor]
en: NOR
ru: ИЛИ-НЕ

[ctx: gm.gate.xor]
en: XOR
ru: ИСКЛ-ИЛИ

[ctx: gm.gate.xnor]
en: XNOR
ru: ИСКЛ-ИЛИ-НЕ

[ctx: gm.gate.buf]
en: Buffer
ru: Буфер

[ctx: gm.gate.inv]
en: Inverter
ru: Инвертор

[ctx: gm.gate.tribuf]
en: Tri-Buffer
ru: Буфер с тремя состояниями

[ctx: gm.gate.nmos]
en: NMOS
ru: N-МОП

[ctx: gm.gate.pmos]
en: PMOS
ru: P-МОП

[ctx: gm.rgate.and]
en: AND
ru: И

[ctx: gm.rgate.nand]
en: NAND
ru: И-НЕ

[ctx: gm.rgate.or]
en: OR
ru: ИЛИ

[ctx: gm.rgate.nor]
en: NOR
ru: ИЛИ-НЕ

[ctx: gm.rgate.xor]
en: XOR
ru: ИСКЛ-ИЛИ

[ctx: gm.rgate.xnor]
en: XNOR
ru: ИСКЛ-ИЛИ-НЕ

[ctx: gm.alu.add]
en: Adder
ru: Сумматор

[ctx: gm.alu.mult]
en: Multiplier
ru: Умножитель

[ctx: gm.alu.div]
en: Divider
ru: Делитель

[ctx: gm.alu.lshift]
en: Left Shift
ru: Левый сдвиг

[ctx: gm.alu.rshift]
en: Right Shift
ru: Правый сдвиг

[ctx: gm.alu.arshift]
en: Arith. Right Shift
ru: Арифм. правый сдвиг

[ctx: gm.alu.roll]
en: Roll
ru: Вращение

[ctx: gm.mem.reg]
en: Register
ru: Регистр

[ctx: gm.mem.ff]
en: D Flip-Flop
ru: D триггер

[ctx: gm.mem.rff]
en: Rev. D Flip-Flop
ru: Обр. D триггер

[ctx: gm.mem.ram]
en: RAM
ru: ОЗУ

[ctx: gm.mem.rom]
en: ROM
ru: ПЗУ

[ctx: gm.mem.jkff]
en: JK Flip-Flop
ru: JK триггер

[ctx: gm.mem.rjkff]
en: Rev. JK Flip-Flop
ru: Обр. JK триггер

[ctx: gm.msi.21mux]
en: 2-1 Multiplexor
ru: 2-1 Мультиплексор

[ctx: gm.msi.41mux]
en: 4-1 Multiplexor
ru: 4-1 Мультиплексор

[ctx: gm.msi.81mux]
en: 8-1 Multiplexor
ru: 8-1 Мультиплексор

[ctx: gm.msi.12dec]
en: 1-2 Decoder
ru: 1-2 Дешифратор

[ctx: gm.msi.14dec]
en: 1-4 Decoder
ru: 1-4 Дешифратор

[ctx: gm.msi.18dec]
en: 1-8 Decoder
ru: 1-8 Дешифратор

[ctx: gm.msi.12demux]
en: 1-2 Demultiplexor
ru: 1-2 Демультиплексор

[ctx: gm.msi.14demux]
en: 1-4 Demultiplexor
ru: 1-4 Демультиплексор

[ctx: gm.msi.18demux]
en: 1-8 Demultiplexor
ru: 1-8 Демультиплексор

[ctx: gm.mod.inst]
en: Module Instance
ru: Экземпляр модуля

[ctx: gm.mod.in]
en: Module Input
ru: Вход модуля

[ctx: gm.mod.out]
en: Module Output
ru: Выход модуля

[ctx: gm.mod.inout]
en: Module Input-Output
ru: Вход-выход модуля

[ctx: tutorial.prev]
en: PREVIOUS
ru: ПРЕДЫДУЩИЙ

[ctx: tutorial.next]
en: NEXT
ru: СЛЕДУЮЩИЙ

[ctx: tutorial.chapter]
en: CHAPTER LIST
ru: СПИСОК РАЗДЕЛОВ

[ctx: tutorial.reload]
en: RELOAD
ru: ПЕРЕЗАГРУЗИТЬ

[ctx: pop.make]
en: Components
ru: Компоненты

[ctx: pop.tool]
en: Tool
ru: Инструменты

[ctx: pop.edit.paste]
en: Paste
ru: Вставить

[ctx: pop.edit.cut]
en: Cut
ru: Вырезать

[ctx: pop.edit.copy]
en: Copy
ru: Копировать

[ctx: pop.port.in]
en: In
ru: Вход

[ctx: pop.port.out]
en: Out
ru: Выход

[ctx: pop.port.inout]
en: InOut
ru: Вход-выход

[ctx: pop.wire.addseg]
en: Add Wire Segment
ru: Добавить сегмент провода

[ctx: pop.wire.prop]
en: Net Properties...
ru: Свойства цепи...

[ctx: pop.wire.hidesize]
en: Hide Bit Width
ru: Скрыть разрядность

[ctx: pop.wire.showsize]
en: Show Bit Width
ru: Показать разрядность

[ctx: pop.wire.hidelabel]
en: Hide Label
ru: Скрыть надпись

[ctx: pop.wire.hidealllabel]
en: Hide All Labels
ru: Скрыть все надписи

[ctx: pop.wire.clearalllabel]
en: Clear All Labels
ru: Очистить все надписи

[ctx: pop.wire.showlabel]
en: Show Label
ru: Показать надпись

[ctx: pop.gate.open]
en: Open
ru: Открыть

[ctx: pop.gate.close]
en: Close
ru: Закрыть

[ctx: pop.gate.prop]
en: Instance Properties...
ru: Свойства экземпляра...

[ctx: pop.gate.addport]
en: Add Port
ru: Добавить порт

[ctx: pop.gate.addin]
en: Add Input...
ru: Добавить вход...

[ctx: pop.gate.addout]
en: Add Output...
ru: Добавить выход...

[ctx: pop.gate.addinout]
en: Add InOut...
ru: Добавить вход-выход...

[ctx: pop.gate.anchor]
en: Anchor/Unanchor
ru: Привязать/Освободить

[ctx: pop.gate.settech]
en: Set Technology
ru: Установить технологию

[ctx: pop.gate.delete]
en: Delete
ru: Удалить

[ctx: pop.gate.ioset]
en: Set Type
ru: Установить тип

[ctx: pop.module.new]
en: New...
ru: Создать...

[ctx: pop.module.del]
en: Delete...
ru: Удалить...

[ctx: pop.module.copy]
en: Copy...
ru: Копировать...

[ctx: pop.module.rename]
en: Rename...
ru: Переименовать...

[ctx: pop.module.claim]
en: Claim...
ru: Затребовать...

[ctx: pop.module.setroot]
en: Set As Root...
ru: Установить корневым...

[ctx: pop.module.prop]
en: Module Properties...
ru: Свойства модуля...

[ctx: pop.module.int]
en: Edit Interface...
ru: Редактировать интерфейс...

[ctx: pop.simulate.end]
en: End Simulation
ru: Завершить симуляцию

[ctx: pop.simulate.begin]
en: Begin Simulation
ru: Начать симуляцию

[ctx: pop.simulate.addprobe]
en: Add/Delete Probe
ru: Добавить/удалить зонд

[ctx: pop.simulate.delprobe]
en: Delete Probe
ru: Удалить зонд

[ctx: pop.simulate.run]
en: Run
ru: Пуск

[ctx: pop.simulate.pause]
en: Pause
ru: Пауза

[ctx: pop.simulate.step]
en: Step Epoch(s)
ru: Шаг на эпоху(и)

[ctx: pop.simulate.cycle]
en: Step Cycle
ru: Шаг на один цикл

[ctx: pop.simulate.break]
en: Breakpoint...
ru: Точка остановки...

[ctx: pop.simulate.script]
en: Exec. Script...
ru: Выполнить скрипт...

[ctx: pop.simulate.load]
en: Load Memory...
ru: Загрузка памяти...

[ctx: pop.simulate.dump]
en: Dump Memory...
ru: Дамп памяти...

[ctx: pop.simulate.view]
en: View Memory...
ru: Просмотр памяти...

[ctx: pop.interface]
en: Interface
ru: Интерфейс

[ctx: pop.interface.set]
en: Set As Default
ru: Установить по умолчанию

[ctx: pop.interface.update]
en: Sync. to Default
ru: Синхрониз. по умолчанию

[ctx: pop.interface.updateall]
en: Sync. All to Default...
ru: Синхрониз. все по умолчанию...

[ctx: pop.interface.edit]
en: Edit...
ru: Редактировать...

[ctx: pop.interface.auto]
en: Auto Generate...
ru: Автогенерация...

[ctx: pop.interface.replace]
en: Replace
ru: Заменить

[ctx: pop.igen.type]
en: Type
ru: Тип

[ctx: pop.igen.side]
en: Side
ru: Сторона

[ctx: pop.igen.size]
en: Size
ru: Размер

[ctx: pop.igen.delete]
en: Delete
ru: Удалить

[ctx: pop.igen.in]
en: in
ru: вход

[ctx: pop.igen.out]
en: out
ru: выход

[ctx: pop.igen.inout]
en: inout
ru: вход-выход

[ctx: pop.igen.left]
en: left
ru: слева

[ctx: pop.igen.right]
en: right
ru: справа

[ctx: pop.igen.top]
en: top
ru: сверху

[ctx: pop.igen.bottom]
en: bottom
ru: снизу

[ctx: pop.igen.other]
en: other
ru: другой

[ctx: pop.library.mgr]
en: Library Manager...
ru: Менеджер библиотек...

[ctx: pop.library.close]
en: Unload
ru: Выгрузить

[ctx: symed.tab.normal]
en: UnSelected
ru: Невыделенный

[ctx: symed.tab.select]
en: Selected
ru: Выделенный

[ctx: symed.link]
en: Link selected to unselected
ru: Связать выделенное с невыделенным

[ctx: memview.title]
en: Memory Viewer
ru: Просмотр памяти

[ctx: memview.exp]
en: View and modify the contents of a RAM
    or ROM component. Select memory page,
    then type new hex values to change
    memory content.
ru: Просматривайте и редактируйте
    содержимое компонента ОЗУ или ПЗУ.
    Выберите страницу памяти, затем
    вводите 16-ричные числа для изменения
    содержимого ячеек памяти.

[ctx: scope.title]
en: TkGate: Scope
ru: TkGate: Логический анализатор

[ctx: scope.emptymsg]
en: Double-click on a wire to add or delete a trace.
ru: Дважды щёлкните по проводнику чтобы добавить или удалить трассировку.

[ctx: comment.empty]
en: [Double click to add text.]
ru: [Дважды щёлкните для добавления текста.]

[ctx: ifile]
en: File
ru: Файл

[ctx: imodule]
en: Module
ru: Модуль

[ctx: iblmodule]
en: Modules
ru: Модули

[ctx: iports]
en: Ports
ru: Порты

[ctx: ibits]
en: Bits:
ru: Разрядн.:

[ctx: itype]
en: Type:
ru: Тип:

[ctx: db.mod.name]
en: Name
ru: Имя

[ctx: db.mod.file]
en: File Name
ru: Имя файла

[ctx: db.mod.type]
en: Type
ru: Тип

[ctx: db.mod.flags]
en: Flags
ru: Флаги

[ctx: db.mod.dataprot]
en: Prevent editing of module definition.
ru: Запретить изменение определения модуля.

[ctx: db.mod.intfprot]
en: Prevent all interface changes.
ru: Запретить любые изменения интерфейса.

[ctx: db.mod.edprot]
en: Prevent edit mode interface changes.
ru: Запретить изменять интерфейс вне редактора.

[ctx: db.mod.props]
en: Properties
ru: Свойства

[ctx: db.mod.inuse.0]
en: Module is not in use.
ru: Модуль не используется.

[ctx: db.mod.inuse.1]
en: Module is in use.
ru: Модуль используется.

[ctx: db.mod.lmod.0]
en: Module has not been modified since loading.
ru: Модуль не менялся с момента загрузки.

[ctx: db.mod.lmod.1]
en: Module has been modified since loading.
ru: Модуль изменился с момента загрузки.

[ctx: db.mod.smod.0]
en: Module has not been modified since saving.
ru: Модуль не менялся после сохранения.

[ctx: db.mod.smod.1]
en: Module has been modified since saving.
ru: Модуль изменился после сохранения.

[ctx: db.mod.islib.1]
en: Module is part of [%s] library.
ru: Модуль является частью [%s] библиотеки.

[ctx: db.mod.islib.0]
en: Module is not a library module.
ru: Модуль не является библиотечным.

[ctx: db.mod.netlist]
en: Netlist
ru: Список цепей

[ctx: db.mod.netexpl]
en: Define module using a
    graphical editor to connect
    wires between components.
ru: Определить модуль, используя
    графический редактор для
    соединения элементов
    проводами.

[ctx: db.mod.hdlexpl]
en: Define module using a
    textual editor to describe
    behavior in Verilog.
ru: Определить модуль, используя
    текстовый редактор Verilog
    описания.

[ctx: db.err.title]
en: TkGate: Error List
ru: TkGate: Список ошибок

[ctx: db.err.caption]
en: Error List
ru: Список ошибок

[ctx: db.err.explain.warn]
en: There were warnings in your circuit, but simulation will continue. Return to edit mode
    to examine the warnings.
ru: В схеме были предупреждения, но симуляция будет продолжена. Вернитесь
    в режим редактирования для просмотра предупреждений.

[ctx: db.err.explain.err]
en: There were errors in your circuit. TkGate is unable to continue the simulation.
ru: Схема содержит ошибки. TkGate не может начать симуляцию.

[ctx: db.err.neededit]
en: You must first switch to Edit mode before navigating to warnings.
ru: Для просмотра ошибок и замечаний необходимо переключиться в режим редактирования.

[ctx: db.net.title]
en: TkGate: Net Properties
ru: TkGate: Свойства цепи

[ctx: db.net.caption]
en: Net Properties
ru: Свойства цепи

[ctx: db.net.name]
en: Net Name
ru: Название цепи

[ctx: db.net.hide]
en: Hide Name
ru: Скрыть имя

[ctx: db.net.bits]
en: Bit Width
ru: Разрядность

[ctx: db.net.type]
en: Net Type
ru: Тип цепи

[ctx: db.net.port]
en: Port Type
ru: Тип порта

[ctx: db.net.in]
en: in
ru: вход

[ctx: db.net.out]
en: out
ru: выход

[ctx: db.net.inout]
en: inout
ru: вход-выход

[ctx: db.net.inets]
en: Nets
ru: Цепи

[ctx: db.newcirc.title]
en: TkGate: New Circuit
ru: TkGate: Новая схема

[ctx: db.newcirc.directory]
en: Directory:
ru: Каталог:

[ctx: db.newcirc.cap]
en: New Circuit
ru: Новая схема

[ctx: db.newcirc.exp]
en: Discard the current circuit and start editing
    a new circuit.
ru: Отказаться от текущей схемы и начать новую...

[ctx: db.newcirc.file]
en: File Name
ru: Имя файла

[ctx: db.newcirc.topname]
en: Top Module Name
ru: Имя модуля верхнего уровня

[ctx: db.gate.title]
en: TKGate: Component Properties
ru: TKGate: Свойства компонента

[ctx: db.gate.signam]
en: Signal Name
ru: Имя сигнала

[ctx: db.gate.portnam]
en: Port Name
ru: Имя порта

[ctx: db.gate.iotype]
en: Type
ru: Тип

[ctx: db.gate.bitw]
en: Bit Width
ru: Разрядность

[ctx: db.gate.cyclew]
en: Period
ru: Период

[ctx: db.gate.phase]
en: Phase
ru: Фаза

[ctx: db.gate.duty]
en: Duty
ru: Заполнение

[ctx: db.gate.waveform]
en: Clock Waveform
ru: Форма синхросигнала

[ctx: db.gate.port]
en: Port
ru: Порт

[ctx: db.gate.bitws]
en: Bits
ru: Разр.

[ctx: db.gate.side]
en: Side
ru: Сторона

[ctx: db.gate.gtype]
en: Type
ru: Тип

[ctx: db.gate.gname]
en: Instance Name
ru: Имя экземпляра

[ctx: db.gate.hidenam]
en: Hide Name
ru: Скрыть имя

[ctx: db.gate.anchor]
en: Anchor
ru: Прикрепить

[ctx: db.gate.cpbreak]
en: Critical Path Partition
ru: Разделение критического пути

[ctx: db.gate.butstate]
en: Button State
ru: Состояние кнопки

[ctx: db.gate.dipval]
en: Switch Value
ru: Состояние переключателя

[ctx: db.gate.range]
en: Bit Range
ru: Битовый диапазон

[ctx: db.gate.memfilenam]
en: Memory File
ru: Файл памяти

[ctx: db.gate.modname]
en: Type
ru: Тип

[ctx: db.gate.general]
en: General
ru: Общие

[ctx: db.gate.details]
en: Details
ru: Детали

[ctx: db.gate.text]
en: Text
ru: Текст

[ctx: db.gate.ports]
en: Port
ru: Порт

[ctx: db.gate.delay]
en: Delay
ru: Задержка

[ctx: db.gate.parameters]
en: Parameters
ru: Параметры

[ctx: db.gate.stddelay]
en: Standard Delay
ru: Стандартная задержка

[ctx: db.gate.custdelay]
en: Custom Delay
ru: Специальная задержка

[ctx: db.gate.catdiruse]
en: Port Placement
ru: Размещение порта

[ctx: db.gate.edit]
en: Edit
ru: Правка

[ctx: db.gate.delete]
en: Delete
ru: Удалить

[ctx: db.gate.add]
en: Add
ru: Добавить

[ctx: db.gate.ff.type]
en: D Flip-Flop Orientation
ru: Расположение D-триггера

[ctx: db.gate.ff.normal.hdr]
en: Normal
ru: Прямое

[ctx: db.gate.ff.normal.exp]
en: D Flip-Flop with data
    flowing left to right.
ru: D-триггер с направлением данных
    слева направо.

[ctx: db.gate.ff.reverse.hdr]
en: Reversed
ru: Обратное

[ctx: db.gate.ff.reverse.exp]
en: D Flip-Flop with data
    flowing right to left.
ru: D-триггер с направлением данных
    справа налево.

[ctx: db.gate.jkff.type]
en: JK Flip-Flop Orientation
ru: Расположение JK-триггера

[ctx: db.gate.jkff.normal.hdr]
en: Normal
ru: Прямое

[ctx: db.gate.jkff.normal.exp]
en: JK Flip-Flop with data
    flowing left to right.
ru: JK-триггер с направлением данных
    слева направо.

[ctx: db.gate.jkff.reverse.hdr]
en: Reversed
ru: Обратное

[ctx: db.gate.jkff.reverse.exp]
en: JK Flip-Flop with data
    flowing right to left.
ru: JK-триггер с направлением данных
    справа налево.

[ctx: db.gate.cat.asc.hdr]
en: Ascending
ru: По возрастанию

[ctx: db.gate.cat.dec.hdr]
en: Descending
ru: По убыванию

[ctx: db.gate.cat.asc.exp]
en: Bits are concatenated in ascending order from top to bottom.
ru: Биты объединяются по возрастанию сверху вниз.

[ctx: db.gate.cat.dec.exp]
en: Bits are concatenated in descending order from top to bottom.
ru: Биты объединяются по убыванию сверху вниз.

[ctx: db.gate.cat.sigdir]
en: Signal Direction
ru: Направление сигнала

[ctx: db.gate.cat.auto.hdr]
en: Auto
ru: Автоматически

[ctx: db.gate.cat.multin.hdr]
en: Multi-Input
ru: Многовходовый

[ctx: db.gate.cat.singin.hdr]
en: Single-Input
ru: Одновходовый

[ctx: db.gate.cat.tran.hdr]
en: Bidirectional
ru: Двунаправленный

[ctx: db.gate.cat.auto.exp]
en: Determine signal direction automatically
    from connected nets.
ru: Определить направление сигнала автоматически
    по подключенным цепям.

[ctx: db.gate.cat.multin.exp]
en: Always assume multi-port side is the
    input.
ru: Всегда считать множественную
    сторону входом.

[ctx: db.gate.cat.singin.exp]
en: Always assume single-port side is the
    input.
ru: Всегда считать одиночную сторону входом.

[ctx: db.gate.cat.tran.exp]
en: Allow bidirectional (tran) signal flow. Cannot
    be connected to switches or registers.
ru: Разрешить двунаправленную передачу сигнала.
    Нельзя подключить к переключателям и регистрам.

[ctx: db.gate.tab.General.cap]
en: General Properties
ru: Общие свойства

[ctx: db.gate.tab.Ports.cap]
en: Port Properties
ru: Свойства порта

[ctx: db.gate.tab.Delay.cap]
en: Delay Properties
ru: Свойства задержки

[ctx: db.gate.tab.Parameters.cap]
en: Module Parameters
ru: Свойства модуля

[ctx: db.gate.tab.CLOCK.cap]
en: Clock Properties
ru: Свойства генератора синхросигналов

[ctx: db.gate.tab.SWITCH.cap]
en: Switch Properties
ru: Свойства переключателя

[ctx: db.gate.tab.DIP.cap]
en: DIP Properties
ru: Свойства DIP-переключателя

[ctx: db.gate.tab.RAM.cap]
en: RAM Properties
ru: Свойства ОЗУ

[ctx: db.gate.tab.ROM.cap]
en: ROM Properties
ru: Свойства ПЗУ

[ctx: db.gate.tab.MODULE.cap]
en: Module Properties
ru: Свойства модуля

[ctx: db.gate.tab.FRAME.cap]
en: Frame Properties
ru: Свойства рамки

[ctx: db.gate.tab.LED.cap]
en: LED Properties
ru: Свойства светодиода

[ctx: db.gate.tab.AND.cap]
en: AND Properties
ru: Свойства вентиля И

[ctx: db.gate.tab.OR.cap]
en: OR Properties
ru: Свойства вентиля ИЛИ

[ctx: db.gate.tab.XOR.cap]
en: XOR Properties
ru: Свойства вентиля ИСКЛ. ИЛИ

[ctx: db.gate.tab.MUX.cap]
en: Mux Properties
ru: Свойства мультиплексора

[ctx: db.gate.tab.DEMUX.cap]
en: Demux Properties
ru: Свойства демультиплексора

[ctx: db.gate.tab.DECODER.cap]
en: Decoder Properties
ru: Свойства дешифратора

[ctx: db.gate.tab.CONCAT.cap]
en: Concat Properties
ru: Свойства объединения

[ctx: db.gate.tab.COMMENT.cap]
en: Text Properties
ru: Текст

[ctx: db.gate.tab.FF.cap]
en: D Flip-Flop Properties
ru: Свойства D-триггера

[ctx: db.gate.tab.JKFF.cap]
en: JK Flip-Flop Properties
ru: Свойства JK-триггера

[ctx: db.gate.tab.SCRIPT.cap]
en: Verilog Script Properties
ru: Свойства Verilog скрипта

[ctx: db.gate.tab.General.exp]
en: View and modify basic properties of an instance.
ru: Просмотр и редактирование основных свойств экземпляра.

[ctx: db.gate.tab.Ports.exp]
en: Add, edit or delete ports on an instance.
ru: Добавить, редактировать или удалить порты экземпляра.

[ctx: db.gate.tab.Delay.exp]
en: Delay can be specified either as a technology or as specific values
    for this instance.
ru: Задержки могут быть установлены как технология или как специфичные
    для этого экземпляра значения.

[ctx: db.gate.tab.Parameters.exp]
en: Set the module parameters for this instance of this module if any are
    defined. Module parameters are used to configure delays and constant values used in a module.
ru: Установите параметры для этого экземпляра модуля, если таковые
    определены. Параметры используются для определения задержек
    и констант, используемых в модуле.

[ctx: db.gate.tab.details.exp]
en: Set detailed type-specific properties
    of a component here.
ru: Установите здесь детальные параметры, специфичные
    для данного типа компонента.

[ctx: db.gate.tab.COMMENT.exp]
en: Set the text to be displayed in a comment.
    Limited html commands including links can be
    used here.
ru: Введите текст, который будет отображаться в комментарии.
    Некоторые HTML тэги могут быть использованы (
    <h1> - <h3>, <a>, <p>, <font> и др.).

[ctx: db.gate.tab.SCRIPT.exp]
en: Enter free-form Verilog code here to
    be included as part of this module.
ru: Здесь вводится произвольный Verilog код,
    который станет частью модуля.

[ctx: db.gate.mparm.parameter]
en: Parameter
ru: Параметр

[ctx: db.gate.mparm.value]
en: Value
ru: Значение

[ctx: db.gate.mparm.exampleA]
en: This module does not have any parameters. Parameters
    can be added to Verilog text modules. The value of
    each parameter can be customized for each instance
    through this dialog box. Module parameters are
    declared in a parenthesized list starting with a '#'
    character. Below is an example module declaration
    with a parameter named "base_value" that has a
    default value of 1'b1.
ru: Этот модуль не имеет параметров. Параметры могут
    быть добавлены в текстовые модули Verilog. Значения
    параметров могут быть выбраны для каждого экземпляра
    модуля в данном диалоге. Параметры объявляются
    списком через точку с запятой, начиная с символа '#'.
    Ниже приведён пример определения модуля с параметром
    "base_value", который имеет значение по умолчанию 1'b1.

[ctx: db.gate.switch.state]
en: Initial Switch State
ru: Начальное положение

[ctx: db.gate.switch.state.on.hdr]
en: Switch On
ru: Вкл.

[ctx: db.gate.switch.state.on.exp]
en: Switch begins simulation in the "on" state.
ru: Переключатель будет в положении "Вкл." после начала симуляции.

[ctx: db.gate.switch.state.off.hdr]
en: Switch Off
ru: Выкл.

[ctx: db.gate.switch.state.off.exp]
en: Switch begins simulation in the "off" state.
ru: Переключатель будет в положении "Выкл." после начала симуляции.

[ctx: db.gate.switch.shownet]
en: Show Net Name
ru: Отображать имя цепи

[ctx: db.gate.switch.shownet.on.hdr]
en: Show
ru: Показать

[ctx: db.gate.switch.shownet.on.exp]
en: Show the name of the net next to switch.
ru: Отображать имя цепи рядом с переключателем.

[ctx: db.gate.switch.shownet.off.hdr]
en: Hide
ru: Скрыть

[ctx: db.gate.switch.shownet.off.exp]
en: Do not show the name of the net next to switch.
ru: Не отображать имя цепи рядом с переключателем.

[ctx: db.gate.dip.value]
en: Initial DIP Value
ru: Начальное значение

[ctx: db.gate.dip.value.exp]
en: Initial value of DIP switch at start of simulation.
ru: Начальное значение DIP-переключателя после начала симуляции.

[ctx: db.gate.dip.value.hex]
en: Hex Value:
ru: 16-ричное значение:

[ctx: db.gate.dip.shownet]
en: Show Net Name
ru: Отображать имя цепи

[ctx: db.gate.dip.shownet.on.hdr]
en: Show
ru: Показать

[ctx: db.gate.dip.shownet.on.exp]
en: Show the name of the net next to dip.
ru: Отображать имя цепи рядом с DIP-переключателем.

[ctx: db.gate.dip.shownet.off.hdr]
en: Hide
ru: Скрыть

[ctx: db.gate.dip.shownet.off.exp]
en: Do not show the name of the net next to dip.
ru: Не отображать имя цепи рядом с DIP-переключателем.

[ctx: db.gate.tap.select]
en: Bit Tap Selection
ru: Ответвление бит

[ctx: db.gate.tap.exp.bit]
en: Select the bit to pull off of the multi-bit bus.
ru: Выберите биты для ответвления от многоразрядной шины.

[ctx: db.gate.tap.exp.bus]
en: Select the least-significant bit of the bit range to pull off of the multi-bit bus.
ru: Выберите наименьший значащий бит из диапазона для ответвления от многоразрядной шины.

[ctx: db.gate.tap.lbl.bit]
en: Bit:
ru: Бит:

[ctx: db.gate.tap.lbl.bus]
en: LSB:
ru: МЗБ:

[ctx: db.gate.mux.dataorder]
en: Input Ordering
ru: Упорядочивание входов

[ctx: db.gate.mux.ord1.hdr]
en: Left-to-Right
ru: Слева направо

[ctx: db.gate.mux.ord2.hdr]
en: Right-to-Left
ru: Справа налево

[ctx: db.gate.mux.ord1.exp]
en: Order MUX inputs from left to right.
ru: Упорядочить входы мультиплексора слева направо.

[ctx: db.gate.mux.ord2.exp]
en: Order MUX inputs from right to left.
ru: Упорядочить входы мультиплексора справа налево.

[ctx: db.gate.mux.select]
en: Selector Placement
ru: Расположение входа выбора

[ctx: db.gate.mux.sel1.hdr]
en: On Left
ru: Слева

[ctx: db.gate.mux.sel2.hdr]
en: On Right
ru: Справа

[ctx: db.gate.mux.sel1.exp]
en: Place the data selector on the left side of
    the MUX.
ru: Расположить селектор данных на левой стороне
    мультиплексора.

[ctx: db.gate.mux.sel2.exp]
en: Place the data selector on the right side of
    the MUX.
ru: Расположить селектор данных на правой стороне
    мультиплексора.

[ctx: db.gate.demux.dataorder]
en: Output Ordering
ru: Упорядочивание выходов

[ctx: db.gate.demux.ord1.hdr]
en: Left-to-Right
ru: Слева направо

[ctx: db.gate.demux.ord2.hdr]
en: Right-to-Left
ru: Справа налево

[ctx: db.gate.demux.ord1.exp]
en: Order DEMUX outputs from left to right.
ru: Упорядочить выходы демультиплексора слева направо.

[ctx: db.gate.demux.ord2.exp]
en: Order DEMUX outputs from right to left.
ru: Упорядочить выходы демультиплексора справа налево.

[ctx: db.gate.demux.select]
en: Select Placement
ru: Расположение входа выбора

[ctx: db.gate.demux.sel1.hdr]
en: On Left
ru: Слева

[ctx: db.gate.demux.sel2.hdr]
en: On Right
ru: Справа

[ctx: db.gate.demux.sel1.exp]
en: Place the select input on the left side of the DEMUX.
ru: Расположить селектор данных на левой стороне
    демультиплексора.

[ctx: db.gate.demux.sel2.exp]
en: Place the select input on the right side of the DEMUX.
ru: Расположить селектор данных на правой стороне
    демультиплексора.

[ctx: db.gate.decoder.dataorder]
en: Output Ordering
ru: Упорядочивание выходов

[ctx: db.gate.decoder.ord1.hdr]
en: Left-to-Right
ru: Слева направо

[ctx: db.gate.decoder.ord2.hdr]
en: Right-to-Left
ru: Справа налево

[ctx: db.gate.decoder.ord1.exp]
en: Order DECODER outputs from left to right.
ru: Упорядочить выходы дешифратора слева направо.

[ctx: db.gate.decoder.ord2.exp]
en: Order DECODER outputs from right to left.
ru: Упорядочить выходы дешифратора справа налево.

[ctx: db.gate.decoder.select]
en: Enable Placement
ru: Расположение разрешающего входа

[ctx: db.gate.decoder.sel1.hdr]
en: On Left
ru: Слева

[ctx: db.gate.decoder.sel2.hdr]
en: On Right
ru: Справа

[ctx: db.gate.decoder.sel1.exp]
en: Place the enable input on the left side of the DECODER.
ru: Расположить разрешающий вход дешифратора слева.

[ctx: db.gate.decoder.sel2.exp]
en: Place the enable input on the right side of the DECODER.
ru: Расположить разрешающий вход дешифратора справа.

[ctx: db.gate.aox.extbaruse]
en: Extender Bar Use
ru: Использование полос расширения

[ctx: db.gate.aox.use.hdr]
en: Extender Bars
ru: Полосы расширения

[ctx: db.gate.aox.nouse.hdr]
en: No Extender Bars
ru: Нет полос расширения

[ctx: db.gate.aox.use.exp]
en: Basic gates (AND, OR, etc.) will
    use extender bars as inputs
    are added.
ru: Базовые вентили (И, ИЛИ и т.д.)
    будут использовать полосы расширения
    по мере добавления портов.

[ctx: db.gate.aox.nouse.exp]
en: Basic gates (AND, OR, etc.) will
    not use extender bars as inputs
    are added.
ru: Базовые вентили (И, ИЛИ и т.д.) не
    будут использовать полосы расширения
    по мере добавления портов.

[ctx: db.gate.led.type]
en: LED Type
ru: Тип светодиода

[ctx: db.gate.led.bit.hdr]
en: Bit
ru: Бит

[ctx: db.gate.led.bar.hdr]
en: Bar Graph
ru: Панель

[ctx: db.gate.led.hex.hdr]
en: 7-Segment (HEX)
ru: 7-сегментный (16-ричный)

[ctx: db.gate.led.dec.hdr]
en: 7-Segment (DEC)
ru: 7-сегментный (10-тичный)

[ctx: db.gate.led.seg.hdr]
en: 7-Segment (Direct)
ru: 7-сегментный (Прямое управление)

[ctx: db.gate.led.bit.exp]
en: Single-lamp LED display for 1-bit signals.
ru: Одиночный светодиод для отображения одноразрядных сигналов.

[ctx: db.gate.led.bar.exp]
en: LED bar graph with one bar per bit.
ru: Панель светодиодов для многоразрядных сигналов.

[ctx: db.gate.led.hex.exp]
en: Display signal in hexadecimal.
ru: 7-ми сегментный светодиодный индикатор
    для отображения сигналов в 16-ричной форме.

[ctx: db.gate.led.dec.exp]
en: Display signal in decimal.
ru: 7-ми сегментный светодиодный индикатор
    для отображения сигналов в 10-тичной форме.

[ctx: db.gate.led.seg.exp]
en: Signal bits directly control LED segments.
ru: Каждый разряд сигнала контролирует
    отдельный сегмент 7-ми сегментного
    светодиодного индикатора.

[ctx: db.seq.back]
en: <Back
ru: <Назад

[ctx: db.seq.next]
en: Next>
ru: Дальше>

[ctx: db.hdl.namechange.title]
en: HDL Module Name Changed
ru: Имя Verilog модуля изменено

[ctx: db.hdl.textdisp.title]
en: HDL Text Disposition
ru: Позиционирование текста Verilog

[ctx: db.hdl.savecap]
en: Multiple Modules
ru: Множество модулей

[ctx: db.hdl.saveexp]
en: The text buffer for the module you have just edited contains more
    than one module definition. Please select one of the three actions described
    on the right.
ru: Текстовый буфер для модуля, который Вы только что редактировали,
    содержит более одного определения модуля. Выберите одно из
    действий, описанных справа.

[ctx: db.hdl.autoedit]
en: Auto Edit
ru: Авторедактирование

[ctx: db.hdl.split]
en: Split
ru: Разделить

[ctx: db.hdl.comment]
en: Comment out
ru: Закомментировать

[ctx: db.hdl.cancel]
en: Cancel
ru: Отмена

[ctx: db.hdl.ignore]
en: Ignore
ru: Игнорировать

[ctx: db.hdl.autoeditcap]
en: Name Mismatch
ru: Несоответствие имени

[ctx: db.hdl.autoeditexp]
en: The textual description of the module does
    not match the expected name. Please select
    an option to the right to handle the discrepancy.
ru: Текстовое описание модуля не соответствует
    ожидаемому имени. Выберите одно из действий,
    описанных справа для разрешения несоответствия.

[ctx: db.dip.title]
en: TkGate: Dip Value
ru: TkGate: значение DIP-переключателя

[ctx: cpath.cloops]
en: Combinational loops were detected in your circuit.
    In order to do delay analysis on this circuit, you
    must either break the loop, or mark some of the
    components in the loop as a "Critical Path Partition"
    point. Nets at which a loop was detected are
    listed below.
ru: В вашей схеме обнаружены комбинационные петли.
    Чтобы отобразить результаты анализа схемы, Вы
    должны либо разорвать петлю, либо пометить компоненты
    в петле как точки "Разделение критического пути".
    Цепи, в которых обнаружены петли, перечислены ниже.

[ctx: print.title]
en: TkGate: Print
ru: TkGate: Печать

[ctx: print.config.title]
en: TkGate: Printer Configuration
ru: TkGate: Настройка принтера

[ctx: print.scope.title]
en: TkGate: Scope Print
ru: TkGate: Печать логического анализатора

[ctx: print.printer]
en: Printer:
ru: Принтер:

[ctx: print.file]
en: File
ru: Файл

[ctx: print.prcmd]
en: Print Command:
ru: Команда печати:

[ctx: print.prname]
en: Printer
ru: Принтер

[ctx: print.advanced]
en: Advanced...
ru: Настройка...

[ctx: print.filename]
en: File Name
ru: Имя файла

[ctx: print.epssave]
en: Save as Encapsulated Postscript.
ru: Сохранить как инкапсулированный PostScript.

[ctx: print.epcm]
en: Epochs/cm
ru: Эпох/cm

[ctx: print.estpg]
en: Estimated pages
ru: Ожидается страниц

[ctx: print.all]
en: All
ru: Все

[ctx: print.avail]
en: Available
ru: Доступные

[ctx: print.cur]
en: Current
ru: Текущий

[ctx: print.use]
en: Used
ru: Использованные

[ctx: print.sel]
en: Picked
ru: Выбранные

[ctx: print.inclib]
en: Include library modules.
ru: Включая библиотечные модули.

[ctx: print.incunused]
en: Include unused modules.
ru: Включая неиспользуемые модули.

[ctx: print.papsz]
en: Paper Size
ru: Размер бумаги

[ctx: print.orient]
en: Orientation
ru: Ориентация

[ctx: print.portrait]
en: Portrait
ru: Портретная

[ctx: print.landscape]
en: Landscape
ru: Альбомная

[ctx: print.2side]
en: Print Double-Sided
ru: Двусторонняя печать

[ctx: print.opts]
en: Content Options
ru: Параметры содержания

[ctx: print.scale]
en: Scale large modules to fit page.
ru: Масштабировать большие модули для соответствия странице.

[ctx: print.partition]
en: Partition large modules into multiple pages.
ru: Делить большие модули на несколько страниц.

[ctx: print.incidx]
en: Include index.
ru: Включая индекс.

[ctx: print.incgraph]
en: Include hierarchy graph.
ru: Включая граф. иерархии.

[ctx: print.4up]
en: Print small modules four per page.
ru: Печатать небольшие модули по четыре на странице.

[ctx: print.rangeselection]
en: Range Selection
ru: Выбор диапазона

[ctx: print.scaleselect]
en: Scale Selection
ru: Выбор масштаба

[ctx: print.fulltr]
en: Full Trace
ru: Полная трассировка

[ctx: print.parttr]
en: Partial Trace
ru: Частичная трассировка

[ctx: print.start]
en: Start
ru: Начало

[ctx: print.range]
en: Range
ru: Диапазон

[ctx: print.linelen]
en: Line Length
ru: Длина строки

[ctx: print.filesel]
en: Output to file
ru: Вывод в файл

[ctx: print.printersel]
en: Output to printer
ru: Вывод на принтер

[ctx: print.defaultprinter]
en: Default Printer
ru: Принтер по умолчанию

[ctx: print.pageset]
en: Page Setup
ru: Настройка страницы

[ctx: print.modulesel]
en: Module Selection
ru: Выбор модулей

[ctx: print.ok]
en: Print
ru: Печать

[ctx: print.printtrace.cap]
en: Print Trace
ru: Печать трассировки

[ctx: print.printcirc.cap]
en: Print Schematic
ru: Печать схемы

[ctx: print.printcirc.out.exp]
en: Choose whether to send
    your schematic to the
    printer or to a PostScript
    file.
ru: Печать схемы на принтере либо в файл
    PostScript.

[ctx: print.printcirc.page.exp]
en: Choose page and printer
    options here.
ru: Выбор настроек принтера и страницы.

[ctx: print.printcirc.mod.exp]
en: Choose which modules are
    to be printed and set
    options controlling the
    presentation.
ru: Выберите модули, которые
    будут напечатаны, и установите
    параметры, управляющие
    графическим представлением.

[ctx: print.printtrace.trace.exp]
en: Choose the time range
    over which to produce
    output. Also set the
    scale to compute the
    estimated page count.
ru: Выберите временной диапазон,
    на котором построить вывод.
    Также укажите масштаб, чтобы
    вычислить ожидаемое число страниц.

[ctx: print.tab.output]
en: Output
ru: Вывод

[ctx: print.tab.modules]
en: Modules
ru: Модули

[ctx: print.tab.content]
en: Content
ru: Содержание

[ctx: print.tab.advanced]
en: Advanced
ru: Дополнительно

[ctx: opt.title]
en: TkGate: Options
ru: TkGate: Настройки

[ctx: opt.treelabel]
en: Options
ru: Настройки

[ctx: opt.general]
en: General
ru: Общие

[ctx: opt.interface]
en: Interface
ru: Интерфейс

[ctx: opt.toolbars]
en: Toolbars
ru: Панели инструментов

[ctx: opt.toolbars.edit]
en: Editor
ru: Редактор

[ctx: opt.toolbars.sim]
en: Simulation
ru: Симуляция

[ctx: opt.toolbars.symed]
en: Symbol Editor
ru: Редактор символов

[ctx: opt.print]
en: Print
ru: Печать

[ctx: opt.print.output]
en: Output
ru: Вывод

[ctx: opt.print.content]
en: Content
ru: Содержание

[ctx: opt.simulate]
en: Simulate
ru: Симуляция

[ctx: opt.simulate.basic]
en: Basic
ru: Основные

[ctx: opt.simulate.tech]
en: Technology
ru: Технология

[ctx: opt.simulate.error]
en: Error Handling
ru: Обработка ошибок

[ctx: opt.library]
en: Libraries
ru: Библиотеки

[ctx: opt.library.path]
en: Path
ru: Путь

[ctx: opt.library.load]
en: Auto Loading
ru: Автозагрузка

[ctx: opt.library.vpd]
en: VPD
ru: Виртуальные устройства

[ctx: opt.analysis]
en: Analysis
ru: Анализ

[ctx: opt.color]
en: Color
ru: Цвет

[ctx: opt.color.title]
en: TkGate: Color Selection
ru: TkGate: Выбор цвета

[ctx: opt.color.edit]
en: Editor
ru: Редактор

[ctx: opt.color.scope]
en: Scope
ru: Логический анализатор

[ctx: opt.color.hdl]
en: HDL Editor
ru: Редактор HDL

[ctx: opt.debug]
en: Debug
ru: Отладка

[ctx: opt.lib.load.available]
en: Available Libraries
ru: Доступные библиотеки

[ctx: opt.lib.load.selected]
en: Selected Libraries
ru: Выбранные библиотеки

[ctx: opt.identity]
en: Identity
ru: Идентификация

[ctx: opt.site]
en: Site Name
ru: Имя компьютера

[ctx: opt.username]
en: User Name
ru: Имя пользователя

[ctx: opt.libname]
en: Library Name:
ru: Имя библиотеки:

[ctx: opt.inst]
en: Instances
ru: Экземпляры

[ctx: opt.mods]
en: Modules
ru: Модули

[ctx: opt.modports]
en: Module Ports
ru: Порты модулей

[ctx: opt.frames]
en: Frames
ru: Рамки

[ctx: opt.comment]
en: Comments
ru: Комментарии

[ctx: opt.hlink]
en: Hyperlinks
ru: Гиперссылки

[ctx: opt.wire]
en: Single-Bit Wires
ru: Однобитные проводники

[ctx: opt.bus]
en: Multi-Bit Wires
ru: Многобитные проводники

[ctx: opt.tools]
en: Gate Tools
ru: Инструменты

[ctx: opt.background]
en: Background
ru: Фон

[ctx: opt.cpath]
en: Critical Path
ru: Критический путь

[ctx: opt.grid]
en: Scope Grid
ru: Сетка логического анализатора

[ctx: opt.logic1]
en: Logic One
ru: Логическая единица

[ctx: opt.logic0]
en: Logic Zero
ru: Логический ноль

[ctx: opt.float]
en: Float
ru: Нестабильное

[ctx: opt.unknown]
en: Unknown/Conflict
ru: Неизвестный/конфликтный

[ctx: opt.offled]
en: Off LED
ru: Выключенный светодиод

[ctx: opt.onled]
en: On LED
ru: Включенный светодиод

[ctx: opt.zled]
en: Floating LED
ru: Нестабильный светодиод

[ctx: opt.restdef]
en: Restore Defaults
ru: Восстановить по умолчанию

[ctx: opt.regudate]
en: Region Update
ru: Обновление областей

[ctx: opt.smoothscroll]
en: Smooth Scrolling
ru: Плавная прокрутка

[ctx: opt.balloon]
en: Enable Help Balloons
ru: Разрешить всплывающие подсказки

[ctx: opt.tearawaymenus]
en: Enable tear-away main menus
ru: Разрешить быстрые главные меню

[ctx: opt.safeSave]
en: Do safe file saving
ru: Безопасное сохранение

[ctx: opt.saveCells]
en: Include cells in save files
ru: Включать ячейки в сохранённые файлы

[ctx: opt.showimage]
en: Show side-bar images in dialog boxes
ru: Показывать изображения в боковых панелях диалогов

[ctx: opt.novice]
en: Novice mode
ru: Режим новичка

[ctx: opt.blockDropConnect]
en: Wire drop port creation
ru: Создание портов переносом проводника

[ctx: opt.ckpoint]
en: Do checkpointing every %s commands
ru: Делать контрольные точки каждые %s команд

[ctx: opt.freq]
en: Interval
ru: Интервал

[ctx: opt.beak]
en: Enable Special Modes
ru: Разрешить специальные режимы

[ctx: opt.bat]
en: Bat
ru: Летучая мышь

[ctx: opt.trek]
en: Star Trek
ru: Звёздный путь

[ctx: opt.miles]
en: Miles
ru: Майлз

[ctx: opt.contver]
en: Automatic Integrity Checking
ru: Автоматическая проверка целостности

[ctx: opt.showsimcmd]
en: Display Simulator Stream
ru: Показывать поток симулятора

[ctx: opt.estepsz]
en: Epoch Step Size
ru: Размер шага эпохи

[ctx: opt.cstepsz]
en: Clock Cycle Step Size
ru: Размер шага синхросигнала

[ctx: opt.overstep]
en: Clock Overstep
ru: Перешагивание синхросигнала

[ctx: opt.sorttraces]
en: Sort traces alphabetically on scope
ru: Упорядочивать трассировки по алфавиту

[ctx: opt.vpopupdelay]
en: Pop-Up Delay
ru: Задержка всплывающих подсказок

[ctx: opt.posedge]
en: Clock step stops on all clock posedges
ru: Шаг заканчивается на фронте любого сигнала

[ctx: opt.setclock]
en: Clock step stops on clock
ru: Шаг заканчивается на фронте сигнала

[ctx: opt.delayfilepath]
en: Technology Files
ru: Файлы технологий

[ctx: opt.devfilepath]
en: VPD (Virtual Peripheral Device) File Path
ru: Путь к файлам виртуальных периферийных устройств

[ctx: opt.vlibpath]
en: Verilog Library Path
ru: Путь к библиотеке модулей Verilog

[ctx: opt.vlibnames]
en: Base Libraries
ru: Основные библиотеки

[ctx: opt.display]
en: Display
ru: Отображение

[ctx: opt.interaction]
en: Interaction
ru: Взаимодействие

[ctx: opt.input]
en: Input
ru: Ввод

[ctx: opt.security]
en: Security
ru: Безопасность

[ctx: opt.undolen]
en: Max Undo
ru: Максимальное число отмен операций

[ctx: opt.keybind]
en: Key Binding Style
ru: Стиль привязки клавиш

[ctx: opt.useless]
en: Enable Useless Features
ru: Включить бесполезные возможности

[ctx: opt.features]
en: Save File Features
ru: Настройки сохранения файлов

[ctx: opt.simbase]
en: Basic Simulator Options
ru: Основные параметры симуляции

[ctx: opt.simclock]
en: Clock Options
ru: Настройки тактирования

[ctx: opt.cpopts]
en: Critical Path Options
ru: Настройки критического пути

[ctx: opt.maxpath]
en: Maximum Number of Paths:
ru: Максимальное число путей:

[ctx: opt.cpflash]
en: Display with Flashing Path
ru: Отображать с мигающим путем

[ctx: opt.general.fontset]
en: Font Set
ru: Набор шрифтов

[ctx: opt.simulator.savetraces]
en: Save probe locations between simulation runs.
ru: Сохранять положение зондов между симуляциями.

[ctx: opt.simulator.noglitch]
en: Enable simulator glitch suppression.
ru: Включить подавление сбоев анализатора.

[ctx: opt.simulator.err]
en: Error Handling
ru: Обработка ошибок

[ctx: opt.simulator.stopany]
en: Treat warnings as errors.
ru: Считать предупреждения ошибками.

[ctx: opt.simulator.showall]
en: Always display warnings.
ru: Всегда отображать предупреждения.

[ctx: opt.simulator.showiferr]
en: Display warnings only with errors.
ru: Отображать предупреждения только вместе с ошибками.

[ctx: opt.simulator.ignore]
en: Ignore all warnings.
ru: Игнорировать все предупреждения.

[ctx: opt.tool.file]
en: File
ru: Файл

[ctx: opt.tool.edit]
en: Edit
ru: Правка

[ctx: opt.tool.gateopt]
en: Rotation/Alignment
ru: Вращение/выравнивание

[ctx: opt.tool.gateprop]
en: Components
ru: Компоненты

[ctx: opt.tool.undo]
en: Undo/Redo
ru: Отмена/повтор

[ctx: opt.tool.zoom]
en: Zoom
ru: Увеличение

[ctx: opt.tool.mode]
en: Editor Tools
ru: Инструменты редактора

[ctx: opt.tool.module]
en: Module
ru: Модуль

[ctx: opt.tool.tech]
en: Technology
ru: Технология

[ctx: opt.tool.simctl]
en: Simulator Control
ru: Управление симулятором

[ctx: opt.tool.simaux]
en: Simulator Commands
ru: Команды симулятора

[ctx: opt.tool.simmode]
en: Simulator Tools
ru: Инструменты симулятора

[ctx: opt.tool.symmode]
en: Symbol Editor Tools
ru: Инструменты редактора символов

[ctx: opt.tool.symedit]
en: Cut/Paste
ru: Вырезать/вставить

[ctx: opt.tool.symport]
en: Ports
ru: Порты

[ctx: opt.tool.symshift]
en: Bit Shift
ru: Битовый сдвиг

[ctx: opt.tool.symopr]
en: Bit Ops
ru: Битовые настройки

[ctx: opt.editor.features]
en: Basic Editor Features
ru: Основные свойства редактора

[ctx: opt.editor.format]
en: Enable Automatic Indenting
ru: Включить автоматический отступ

[ctx: opt.editor.colorize]
en: Enable Code Colorization
ru: Включить подстветку синтаксиса

[ctx: opt.editor.comments]
en: Comments
ru: Комментарии

[ctx: opt.editor.strings]
en: Strings
ru: Строки

[ctx: opt.editor.reserved]
en: Reserved Words
ru: Зарезервированные слова

[ctx: opt.editor.gateword]
en: Built-in Gates
ru: Встроенные вентили

[ctx: opt.editor.instword]
en: Module Instances
ru: Экземпляры модулей

[ctx: opt.editor.taskword]
en: System Tasks
ru: Системные задачи

[ctx: opt.editor.color]
en: Color
ru: Цвет

[ctx: opt.editor.bold]
en: Bold
ru: Жирный

[ctx: opt.editor.italic]
en: Italic
ru: Курсив

[ctx: opt.editor.indentlevel]
en: Indentation per level:
ru: Отступ на уровень:

[ctx: opt.editor.beginindent]
en: Make begin...end flush with enclosing level.
ru: Сделать begin...end на одном уровне с родительским уровнем.

[ctx: opt.editor.movesel]
en: Enable drag-and-drop of selection.
ru: Разрешить перетаскивание выделенного.

[ctx: opt.editor.returntab]
en: Auto indent after return.
ru: Автоотступ после конца строки.

[ctx: opt.vercheck]
en: Periodically check for new versions of TkGate over
    the Internet. Do not enable unless you have continuous
    access to the Internet.
ru: Периодически проверять наличие новых версий TkGate в
    Интернете. Не включайте, если у Вас нет постоянного доступа к
    Интернет.

[ctx: opt.sec.execlevel]
en: The $tkg$exec() system task is
ru: Системная задача $tkg$exec()

[ctx: opt.sec.exec]
en: fully enabled.
ru: полностью разрешена.

[ctx: opt.sec.regexec]
en: enabled only for registered functions.
ru: разрешена только для зарегистрированных функций.

[ctx: opt.sec.noexec]
en: disabled.
ru: отключена.

[ctx: opt.sec.simfeatures]
en: Simulator Features
ru: Настройки симулятора

[ctx: opt.sec.send]
en: Enable the $tkg$command() system task.
ru: Разрешить системную задачу $tkg$command().

[ctx: opt.sec.open]
en: Enable the $fopen() system task.
ru: Разрешить системную задачу $fopen().

[ctx: opt.sec.writemem]
en: Enable the $writememb() and $writememh() system tasks.
ru: Разрешить системные задачи $writememb() и $writememh().

[ctx: opt.sec.enqueue]
en: Enable the $tkg$recv() and $tkg$send() system tasks.
ru: Разрешить системные задачи $tkg$recv() и $tkg$send().

[ctx: opt.sec.handle]
en: Security Violation Handling
ru: Обработка нарушений безопасности

[ctx: opt.sec.stop]
en: Stop simulator when disabled feature is used.
ru: Остановить симулятор, когда используется отключенная возможность.

[ctx: opt.sec.warn]
en: Display warning message when disabled feature is used.
ru: Отображать предупреждающее сообщение, когда используется отключенная возможность.

[ctx: opt.sec.ignore]
en: Ignore attempted usage of disabled features.
ru: Игнорировать попытки использования отключенных возможностей.

[ctx: opt.html.linkopts]
en: Link Options
ru: Настройки связи

[ctx: opt.html.browser]
en: Browser Command
ru: Команда браузера

[ctx: opt.html.email]
en: e-Mail Command
ru: Команда e-mail

[ctx: opt.debug.opt]
en: Debugging Options
ru: Настройки отладки

[ctx: opt.color.editwin]
en: Edit Window Colors
ru: Цвета окна редактирования

[ctx: opt.color.scopewin]
en: Scope Window Colors
ru: Цвета окна логического анализатора

[ctx: opt.vlibadd.title]
en: TkGate: Add Library
ru: TkGate: Добавить библиотеку

[ctx: opt.gen.basetoolbar]
en: Core Editor Toolbars
ru: Панели редактора

[ctx: opt.gen.simtoolbar]
en: Simulation Mode Toolbars
ru: Панели режима симуляции

[ctx: opt.gen.symedtoolbar]
en: Symbol Editor Toolbars
ru: Панели редактора символов

[ctx: opt.bbar.restore]
en: Restore Page Defaults
ru: Сбросить для страницы

[ctx: opt.bbar.restoreall]
en: Restore All Defaults
ru: Сбросить все

[ctx: igen.title]
en: TkGate: Module Interface Generation
ru: TkGate: Генерация интерфейса модулей

[ctx: igen.port]
en: Port
ru: Порт

[ctx: igen.type]
en: Type
ru: Тип

[ctx: igen.side]
en: Side
ru: Сторона

[ctx: igen.size]
en: Size
ru: Размер

[ctx: igen.bits]
en: Bits
ru: Разр.

[ctx: igen.modname]
en: Module Name:
ru: Имя модуля:

[ctx: igen.add]
en: Add
ru: Добавить

[ctx: igen.delete]
en: Delete
ru: Удалить

[ctx: igen.edit]
en: Edit
ru: Правка

[ctx: igen.mod]
en: Use ports used in module only.
ru: Использовать только порты из модуля.

[ctx: igen.int]
en: Use ports from existing interface only.
ru: Использовать только порты из интерфейса.

[ctx: igen.modint]
en: Use both module and interface ports.
ru: Использовать порты из модуля и интерфейса.

[ctx: igen.portsel]
en: Port Selection
ru: Выбор портов

[ctx: igen.portpos]
en: Port Positions
ru: Расположение портов

[ctx: igen.portpos.keep]
en: Keep exiting port positions when possible.
ru: По возможности сохранить положение существующих портов.

[ctx: igen.portpos.renew]
en: Regenerate all port positionings.
ru: Перегенерировать положение всех портов.

[ctx: igen.caption]
en: Generate Interface
ru: Генерация интерфейса

[ctx: igen.description]
en: Create a new interface
    for a module.
ru: Создать новый интерфейс
    для модуля..

[ctx: info.script.error]
en: Script Errors
ru: Ошибки в скрипте

[ctx: module.props.title]
en: TkGate: Module Properties
ru: TkGate: Свойства модуля

[ctx: module.props]
en: Module Properties
ru: Свойства модуля

[ctx: ipanel.plist]
en: Port List
ru: Список портов

[ctx: ipanel.props]
en: Interface Properties
ru: Свойства интерфейса

[ctx: ipanel.block]
en: Standard
ru: Стандарт.

[ctx: ipanel.symbol]
en: Symbol
ru: Символ

[ctx: ipanel.autogen]
en: Auto Generate...
ru: Автогенерация...

[ctx: ipanel.updateall]
en: Synchronize All...
ru: Синхронизировать...

[ctx: ipanel.itype.select]
en: Interface Type
ru: Тип интерфейса

[ctx: ipanel.ppos.label]
en: Block resize port position handling:
ru: Расположение портов при изменении размеров блока:

[ctx: ipanel.ppos.fix]
en: Fixed
ru: Фиксированное

[ctx: ipanel.ppos.scale]
en: Scaled
ru: Масштабированное

[ctx: ipanel.warn.toblock]
en: You are about to change the
    interface type for this module
    to "block". This will result
    in the current interface data
    being destroyed.
    Are you sure you want to do this?
ru: Вы собираетесь изменить тип интерфейса
    для данного модуля на "Блок".
    В результате текущие данные интерфейса
    будут потеряны.
    Сделать это?

[ctx: ipanel.warn.tosymbol]
en: You are about to change the
    interface type for this module
    to "symbol". This will result
    in the current interface data
    being destroyed. You will also
    need to create a bitmap image
    for your new symbol.
    Are you sure you want to do this?
ru: Вы собираетесь изменить тип интерфейса
    для данного модуля на "Символ".
    В результате текущие данные интерфейса
    будут потеряны. Вам также необходимо
    создать растровое изображение для нового
    символа.
    Сделать это?

[ctx: blklst.delete.title]
en: TKGate: Module Delete
ru: TKGate: Удаление модуля

[ctx: blklst.copy.title]
en: TKGate: Module Copy
ru: TKGate: Копирование модуля

[ctx: blklst.rename.title]
en: TKGate: Module Rename
ru: TKGate: Переименование модуля

[ctx: blklst.claim.title]
en: TKGate: Claim Module
ru: TKGate: Затребование модуля

[ctx: blklst.setroot.title]
en: TKGate: Set Root Module
ru: TKGate: Установка корневого модуля

[ctx: blklst.new.title]
en: TKGate: Module New
ru: TKGate: Новый модуль

[ctx: blklst.claim]
en: Claim Module
ru: Затребовать модуль

[ctx: blklst.to]
en: To
ru: В

[ctx: blklst.from]
en: From
ru: Из

[ctx: blklst.name]
en: Name
ru: Имя

[ctx: blklst.new.cap]
en: Create New Module
ru: Создать новый модуль

[ctx: blklst.del.cap]
en: Delete Module
ru: Удалить модуль

[ctx: blklst.copy.cap]
en: Copy Module
ru: Копировать модуль

[ctx: blklst.rename.cap]
en: Rename Module
ru: Переименовать модуль

[ctx: blklst.claim.cap]
en: Claim Module
ru: Затребовать модуль

[ctx: blklst.setroot.cap]
en: Set Root Module
ru: Установить корневым модулем

[ctx: blklst.new.exp]
en: Use this dialog box to create
    a new module definition. You
    can create the module as a
    netlist or an HDL module, but
    once created you will not be
    able to modify the type without
    deleting and rebuilding the
    module.
ru: Используйте этот диалог, чтобы создать
    определение нового модуля. Вы можете
    создать модуль как список соединений или
    текст на Verilog, но выбрав тип однажды,
    его нельзя изменить, не удалив и не
    создав определение модуля заново.

[ctx: blklst.del.exp]
en: Delete the definition and interface data
    for the specified module. Existing instances
    of the deleted module will be retained but
    will be marked as undefined.
ru: Удалить определение и данные интерфейса указанного
    модуля. Существующие экземпляры модуля будут сохранены,
    но помечены как неопределённые.

[ctx: blklst.copy.exp]
en: Create a copy of the specified module definition. Use this to create
    a new variant of an existing module.
ru: Создать копию указанного определения модуля.
    Используйте, чтобы создать новый вариант
    существующего модуля.

[ctx: blklst.rename.exp]
en: Rename a module definition. This operation will affect only the
    definition, any existing instances of this module will continue to
    point to the old module name.
ru: Переименовать определение модуля. Эта операция
    затронет только определение, любые существующие
    экземпляры продолжат ссылаться на старое имя.

[ctx: blklst.claim.exp]
en: Convert a library module to a user module. This allows the module to be
    edited and to be saved with the user circuit.
ru: Преобразовать библиотечный модуль в обычный.
    Это позволит редактировать и сохранять модуль
    вместе с пользовательской схемой.

[ctx: blklst.setroot.exp]
en: Make the specified module the top-level module.
ru: Сделать указанный модуль корневым.

[ctx: find.title]
en: TkGate: Find Object
ru: TkGate: Найти объект

[ctx: find.label]
en: Find Objects
ru: Найти объекты

[ctx: find.exp]
en: Look for text either in
    a component name, a wire name
    or in the text of a comment.
    Double click on a result to
    go to that item.
ru: Искать текст в имени проводника, цепи,
    компонента или тексте комментария.
    Дважды щелкните на результате
    чтобы перейти к нему.

[ctx: find.ignorecase]
en: Ignore Case
ru: Игнорировать регистр

[ctx: find.result.module]
en: Module
ru: Модуль

[ctx: find.result.type]
en: Type
ru: Тип

[ctx: find.result.name]
en: Object Name
ru: Имя объекта

[ctx: find.options]
en: Search Options
ru: Настройки поиска

[ctx: find.results]
en: Search Results
ru: Результаты поиска

[ctx: find.qual.contains]
en: Contains...
ru: Содержит...

[ctx: find.qual.begins]
en: Begins with...
ru: Начинается...

[ctx: find.qual.ends]
en: Ends with...
ru: Заканчивается...

[ctx: find.qual.matches]
en: Matches...
ru: Соответствует...

[ctx: find.dom.label]
en: Look for objects in:
ru: Искать объекты в:

[ctx: find.dom.gates]
en: components
ru: компонентах

[ctx: find.dom.nets]
en: nets
ru: цепях

[ctx: find.dom.text]
en: comment text
ru: тексте комментариев

[ctx: find.search]
en: Find:
ru: Найти:

[ctx: find.target]
en: Target
ru: Цель поиска

[ctx: circ.wintitle]
en: TkGate: Circuit Properties
ru: TkGate: Свойства схемы

[ctx: circ.label]
en: Circuit Properties
ru: Свойства схемы

[ctx: circ.ident]
en: Identification
ru: Идентификация

[ctx: circ.filev]
en: File Version
ru: Версия файла

[ctx: circ.file]
en: File Name
ru: Имя файла

[ctx: circ.title]
en: Circuit Title
ru: Заголовок схемы

[ctx: circ.encoding]
en: File Encoding
ru: Кодировка файла

[ctx: circ.lang]
en: File Language
ru: Язык файла

[ctx: circ.discchg]
en: Do not warn about discarding changes.
ru: Не уведомлять о потере изменений.

[ctx: circ.flags]
en: Options
ru: Настройки

[ctx: circ.defaults]
en: Component Defaults
ru: Детали компонентов

[ctx: circ.extbar]
en: Use extender bars on AND, OR and XOR gates.
ru: Использовать расширительные полосы на вентилях И, ИЛИ, ИСКЛ-ИЛИ.

[ctx: circ.shownet]
en: Show net name on switches and dips.
ru: Показывать имя цепи на переключателях.

[ctx: circ.autostart]
en: Enable auto-start of simulation.
ru: Включить автозапуск симуляции.

[ctx: circ.iniscript]
en: Initialization Scripts
ru: Инициализационные скрипты

[ctx: circ.reallyupdate]
en: Do you really want to update the interface of all '%s' instances?
ru: Действительно обновить интерфейс у всех экземпляров '%s'?

[ctx: circ.reallyoverwrite]
en: Do you really want to overwrite the existing file '%s'?
ru: Действительно перезаписать существующий файл '%s'?

[ctx: circ.general]
en: General
ru: Общие

[ctx: circ.library]
en: Libraries
ru: Библиотеки

[ctx: circ.script]
en: Scripts
ru: Скрипты

[ctx: circ.simulator]
en: Simulation
ru: Симуляция

[ctx: circ.timescale]
en: Default Simulation Time Scale
ru: Временной масштаб симуляции по умолчанию

[ctx: circ.timescale.unit]
en: Units:
ru: Ед. изм.:

[ctx: circ.timescale.prec]
en: Precision:
ru: Точность:

[ctx: circ.sim.features]
en: Features
ru: Свойства

[ctx: circ.sim.tv.title]
en: Timing Violation Handling
ru: Обработка нарушений времени

[ctx: circ.sim.tv.all]
en: Report all timing violations.
ru: Докладывать обо всех нарушениях времени.

[ctx: circ.sim.tv.after.1]
en: Report timing violations after
ru: Докладывать о нарушениях времени после

[ctx: circ.sim.tv.never]
en: Never report timing violations.
ru: Никогда не докладывать о нарушениях времени.

[ctx: circ.exp.general]
en: View and modify circuit specific properties.
    These properties will be stored with the
    circuit when you save.
ru: Просмотр и редактирование свойств схемы.
    Данные свойства будут сохранены в файле схемы.

[ctx: circ.exp.library]
en: Select libraries required by this circuit.
    Library requirements are saved with the circuit
    and will be automatically loaded the next time
    you load this circuit.
ru: Выбор библиотек, используемых в данной схеме.
    Требования к библиотекам будут сохранены в
    файле схемы и автоматически загружены при
    следующем открытии файла.

[ctx: circ.exp.script]
en: Add any simulation scripts that should be
    automatically read and executed when this
    circuit is simulated.
ru: Добавление скриптов, которые будут
    автоматически загружены и выполнены при
    запуске симуляции.

[ctx: circ.exp.simulator]
en: View and modify simulation preferences for this circuit.
ru: Просмотр и редактирование настроек симуляции
    для данной схемы.

[ctx: libmgr.cap]
en: Library Manager
ru: Управление библиотеками

[ctx: libmgr.library]
en: Library
ru: Библиотека

[ctx: libmgr.description]
en: Description
ru: Описание

[ctx: libmgr.status]
en: Status
ru: Состояние

[ctx: libmgr.status.load]
en: Loaded
ru: Загружена

[ctx: libmgr.status.unload]
en: Not Loaded
ru: Не загружена

[ctx: libmgr.status.loadp]
en: [Loaded]
ru: [Загружена]

[ctx: libmgr.status.unloadp]
en: [Not Loaded]
ru: [Не загружена]

[ctx: libmgr.exp]
en: Select libraries to be loaded or unloaded.
ru: Выберите библиотеки, которые нужно
    загрузить или выгрузить.

[ctx: libmgr.load]
en: Load
ru: Загрузить

[ctx: libmgr.unload]
en: Unload
ru: Выгрузить

[ctx: libmgr.unloadall]
en: Unload All
ru: Выгрузить все

[ctx: libmgr.notedit]
en: Must be in circuit edit mode to open library manager.
ru: Для управления библиотеками перейдите в режим
    редактирования схемы.

[ctx: break.tab]
en: Breakpoints
ru: Точки остановки

[ctx: break.condition]
en: Condition
ru: Условие

[ctx: break.value]
en: Value
ru: Значение

[ctx: sim.recursive]
en: Recursive module definition found
    at '%s'. Can not start simulator or
    perform critical path analysis.
ru: В '%s' обнаружено рекурсивное определение модуля.
    Нельзя начать симуляцию или выполнить анализ критических
    путей.

[ctx: sim.hyperlinkstop]
en: The simulator is currently running. Would you like
    to stop the simulation and follow the link?
ru: Симулятор запущен в настоящее время. Остановить
    симулятор и проследовать по ссылке?

[ctx: cp.delay]
en: Path Delay:
ru: Задержка пути:

[ctx: cp.pathl]
en: Path List:
ru: Список путей:

[ctx: cp.numpath]
en: Number of Paths:
ru: Число путей:

[ctx: cp.recompute]
en: Recompute
ru: Пересчитать

[ctx: err.notinsim]
en: Not allowed while simulator is active.
ru: Не допускается когда симулятор активен.

[ctx: err.nomemselect]
en: Memory is not selected.
ru: Память не выбрана.

[ctx: err.rootinterface]
en: Can not set interface of root module.
ru: Нельзя установить интерфейс корневого модуля.

[ctx: err.nopin]
en: Can't change selected pin.
ru: Невозможно изменить выбранный вывод.

[ctx: err.badhex]
en: Illegal hex value '%s' ignored.
ru: Недопустимое 16-ричное значение '%s' проигнорировано.

[ctx: err.gatanchor]
en: Components(s) are anchored and can not be moved.
ru: Компоненты привязаны и не могут быть перемещены.

[ctx: err.protdata]
en: Can not modify contents of protected or library module.
ru: Невозможно редактировать защищённый или библиотечный модуль.

[ctx: err.badfind]
en: Can't find target '%s'.
ru: Не удается найти цель '%s'.

[ctx: err.badopendel]
en: Can't delete open module.
ru: Нельзя удалить открытый модуль.

[ctx: err.nosrcmod]
en: Source module '%s' not found.
ru: Исходный модуль '%s' не найден.

[ctx: err.noerr]
en: Can not locate error.
ru: Невозможно найти ошибку.

[ctx: err.misserr]
en: Error information incomplete (did the simulator crash?)
ru: Неполная информация об ошибке (симулятор аварийно завершился?)

[ctx: err.nofunc]
en: Bad or missing function name for module interface.
ru: Ошибочное или отсутствующее имя функции для интерфейса модуля.

[ctx: err.wirerot]
en: Selection can not be rotated due to attaching wires.
ru: Выделенное нельзя повернуть из-за присоединённых проводников.

[ctx: err.badinadd]
en: Can't add any more inputs to selected component.
ru: Нельзя добавить больше входов к выбранному компоненту.

[ctx: err.badoutadd]
en: Can't add any more outputs to selected component.
ru: Нельзя добавить больше выходов к выбранному компоненту.

[ctx: err.badinoutadd]
en: Can't add any more inout pins to selected component.
ru: Нельзя добавить больше входов-выходов к выбранному компоненту.

[ctx: err.badpinchg]
en: Can't change pin types on selected component.
ru: Нельзя изменить тип вывода у выбранного компонента.

[ctx: err.badnetname]
en: Illegal characters in identifier deleted.
ru: В идентификаторе найдены недопустимые символы.

[ctx: err.netbcrename]
en: Identifier renamed to '%s' because of illegal characters.
ru: Идентификатор переименован в '%s' из-за недопустимых символов.

[ctx: err.netconfnet]
en: Identifier renamed to '%s' because of conflict.
ru: Идентификатор переименован в '%s' из-за конфликта имён.

[ctx: err.netconfgat]
en: Identifier renamed to avoid conflict with built-in component name
ru: Идентификатор переименован для избежания конфликта со встроенным компонентом

[ctx: err.netconfkw]
en: Identifier renamed to avoid conflict with reserved word.
ru: Идентификатор переименован для избежания конфликта с зарезервированным словом.

[ctx: err.badconsame]
en: Connection refused because wires are part of the same net.
ru: Соединение отклонено, поскольку проводники принадлежат одной цепи.

[ctx: err.badconptsp]
en: Connection refused because both wires are module ports or supply.
ru: Соединение отклонено, поскольку оба проводника являются питанием или выводами модуля.

[ctx: err.badconbitw]
en: Connection refused because bit widths do not match.
ru: Соединение отклонено, поскольку не совпадает разрядность.

[ctx: err.badrange]
en: Non-positive range for scope trace is not allowed.
ru: Неположительные значения для трассировки запрещены.

[ctx: err.badlprcmd]
en: Unable to execute printer command '%s'.
ru: Невозможно выполнить команду принтера '%s'.

[ctx: err.badpsopen]
en: Unable to open file '%s' for postscript output.
ru: Невозможно открыть файл '%s' для вывода PostScript.

[ctx: err.badid]
en: Illegal identifier '%s'.
ru: Недопустимый идентификатор '%s'.

[ctx: err.noinvgate]
en: Inverters are not allowed on components of this type.
ru: Для компонентов этого типа инвертеры не разрешены.

[ctx: err.protintf]
en: Can't modify protected interface on module '%s'.
ru: Невозможно изменить защищённый интерфейс модуля '%s'.

[ctx: err.bkpt.badexp]
en: Syntax error in breakpoint expression. Must be one of: 'net', '!net', 'net==value', 'net!=value'
ru: Синтаксическая ошибка в выражении для точки остановки. Должно быть одно из: 'net', '!net', 'net==value', 'net!=value'

[ctx: err.bkpt.badnet]
en: Invalid net name '%s'. Names must start with a letter and contain only letters, digits and '.'.
ru: Неверное имя цепи '%s'. Имена должны начинаться с буквы и содержать только буквы, цифры и '.'.

[ctx: err.bkpt.badval]
en: Syntax error in value '%s'. Must be decimal or verilog-style constant.
ru: Синтаксическая ошибка в значении '%s'. Должна быть десятичная или Verilog константа.

[ctx: err.bkpt.toomany]
en: Too many breakpoints. Maximum is %d.
ru: Слишком много точек остановки. Должно быть не более %d.

[ctx: err.sim.badtmp]
en: Could not save temporary file '%s' for simulator (disc full?)
ru: Не удаётся сохранить '%s' симулятора (возможно диск переполнен?)

[ctx: err.sim.syntx]
en: Syntax error in '%s' command.
ru: Синтаксическая ошибка в команде '%s'.

[ctx: err.sim.noincl]
en: Include file '%s' not found.
ru: Включаемый файл '%s' не найден.

[ctx: err.sim.badedge]
en: Illegal edge indicator '%c' in clock command.
ru: Недопустимый индикатор фронта '%c' в команде синхронизации.

[ctx: err.sim.nobkpt]
en: No such breakpoint '%s'.
ru: Не точки остановки '%s'.

[ctx: err.sim.nonet]
en: Can't find net '%s'.
ru: Не удаётся найти цепь '%s'.

[ctx: err.sim.nogate]
en: Can't find component '%s'.
ru: Не удаётся найти компонент '%s'.

[ctx: err.sim.badbin]
en: Illegal character in binary constant '%s'.
ru: Недопустимый символ в двоичной константе '%s'.

[ctx: err.sim.notswitch]
en: Component '%s' is not a switch, dip or register.
ru: Компонент '%s' не является переключателем или регистром.

[ctx: err.sim.badcmd]
en: Unrecognized command '%s' in simulation script.
ru: Неопознанная команда '%s' в инициализационном скрипте.

[ctx: err.sim.isrun]
en: Simulator is already running (Use 'Ctrl-s e' to end).
ru: Симулятор уже запущен (используйте 'Ctrl-s e' для остановки).

[ctx: err.sim.run]
en: Run-time error at time %s:
ru: Ошибка времени исполнения в момент %s:

[ctx: err.sim.cmd]
en: Internal Command Error
ru: Ошибка внутренней команды

[ctx: err.noteditpchg]
en: Properties can only be changed in edit mode.
ru: Свойства можно менять только в режиме редактирования.

[ctx: err.badeditop]
en: Illegal interface edit mode operation.
ru: Недопустимая в режиме редактирования интерфейсов операция.

[ctx: err.badopen]
en: Unable to open input file '%s'.
ru: Не удаётся открыть входной файл '%s'.

[ctx: err.badlibopen]
en: Unable to open library file '%s'.
ru: Не удаётся открыть файл библиотеки '%s'.

[ctx: err.nomark]
en: Please set a mark with the left mouse button before selecting a component type.
ru: Установите курсор левой кнопкой мыши прежде чем выбрать тип компонента.

[ctx: err.badgate]
en: Unknown component type '%s'.
ru: Неизвестный тип компонента '%s'.

[ctx: err.badportadd]
en: Can't add ports to components of this type.
ru: Нельзя добавлять порты к компонентам этого типа.

[ctx: err.modmissing]
en: HDL module text missing for module "%s".
ru: Нет текста модуля Verilog для "%s".

[ctx: err.modtoomany]
en: Excess module definitions in module "%s".
ru: Лишние определения модуля в "%s".

[ctx: err.modmismatch]
en: Name mismatch between text definition and module name in "%s".
ru: Несоответствие имени модуля и текста определения "%s".

[ctx: err.manypages]
en: There are an awful lot of
    pages in this document. Are
    you sure you want to print it?
ru: В документе подозрительно много
    страниц. Стоит ли его печатать?

[ctx: err.nojump]
en: The 'jump-to-module' feature can not be used
    in simulation or critical path analysis mode.
    Please navigate manually to the target block
    by selecting modules and opening them with the
    '>' keyboard command. You can leave a module
    you are in with the '<' keyboard command.
ru: Функция 'перескочить-в-модуль' не может быть
    использована в режимах симуляции и анализа
    критических путей. Перейдите к нужному блоку
    вручную, выделив его и нажав клавишу '>'.
    Покинуть просматриваемый модуль можно, нажав
    клавишу '<'.

[ctx: err.nomod]
en: Module '%s' is not defined.
ru: Модуль '%s' не определён.

[ctx: err.modlock]
en: Logic Block is Locked!
ru: Логический блок заблокирован!

[ctx: err.closeroot]
en: No higher level module opened on the module stack.
ru: В списке модулей нет модуля более высокого уровня.

[ctx: err.editonly]
en: Command not valid when in simulation mode.
ru: Команда не допускается в режиме симуляции.

[ctx: err.simonly]
en: Command valid only in simulation mode.
ru: Команда допускается только в режиме симуляции.

[ctx: err.deltop]
en: Can not delete top-level module '%s'.
ru: Невозможно удалить модуль верхнего уровня '%s'.

[ctx: err.delprot]
en: Can not delete protected module '%s'.
ru: Невозможно удалить защищённый модуль '%s'.

[ctx: err.nodel]
en: No deletable selection.
ru: В выделении нет удаляемых компонентов.

[ctx: err.modnotdef]
en: Module '%s' is undefined.
ru: Модуль '%s' не определён.

[ctx: err.moddef]
en: The module '%s' already exists.
ru: Модуль '%s' уже существует.

[ctx: err.primredef]
en: Built-in element name '%s' can not be redefined.
ru: Нельзя переопределить встроенное имя '%s'.

[ctx: err.primprefix]
en: Illegal module name '%s' begins with built-in prefix '%s'.
ru: Недопустимое имя модуля '%s', начинается со встроенного префикса '%s'.

[ctx: err.iskeyword]
en: Verilog keyword '%s' can not be used as an identifier.
ru: Ключевое слово Verilog '%s' не может быть использовано в качестве идентификатора.

[ctx: err.noprop]
en: Selected component has no editable properites.
ru: Выделенный компонент не имеет редактируемых свойств.

[ctx: err.openscript]
en: Can't open simulation script file '%s'
ru: Не удаётся открыть скрипт симуляции '%s'

[ctx: err.oldversion]
en: Loaded file '%s' with obsolete version number %s (current version is %s).
ru: Загруженный файл '%s' с просроченным номером версии %s (текущая версия %s).

[ctx: err.futureversion]
en: Loaded file '%s' saved by future TkGate version %s (this version is %s).
ru: Загруженный файл '%s' был сохранён в TkGate версии %s (данная версия %s).

[ctx: err.badversion]
en: Unknown version number. Use at your own risk.
ru: Неизвестный номер версии. Используйте под свою ответственность.

[ctx: err.nodrive]
en: Net %s has no driver in module %s.
ru: Цепь %s не имеет драйвера в %s.

[ctx: err.noconn]
en: Wire %s{%d} has no connections - deleted.
ru: Проводник %s{%d} не имеет соединений и удалён.

[ctx: err.oldportact]
en: Please right click on port or module edge to add/change port.
ru: Щёлкните правой кнопкой на порте или ребре модуля для добавления/изменения порта.

[ctx: err.nomodule]
en: No selected module.
ru: Не выбран модуль.

[ctx: err.nomodop]
en: No suitable modules for operation.
ru: Нет подходящих модулей для операции.

[ctx: err.protexec]
en: Attempted execution of protected command '%s' in $tkg$exec().
ru: Попытка выполнения защищённой команды '%s' в $tkg$exec().

[ctx: err.notwritable]
en: File '%s' is not writable.
ru: Файл '%s' недоступен для записи.

[ctx: err.backupfail]
en: Unable to create backup file '%s'.
ru: Невозможно создать файл резервной копии '%s'.

[ctx: err.yy.badprop]
en: Ignoring unknown circuit property '%s'.
ru: Игнорируется неизвестное свойство схемы '%s'.

[ctx: err.yy.badpropval]
en: Bad value '%s' for circuit property '%s'.
ru: Недопустимое значение '%s' свойства схемы '%s'.

[ctx: err.yy.baddata]
en: Bad data type supplied for circuit property '%s'.
ru: Неверный тип данных для свойства схемы '%s'.

[ctx: err.yy.nosym]
en: No current module symbol.
ru: Нет символа для текущего модуля.

[ctx: err.yy.badicon]
en: Bad icon type '%s'.
ru: Недопустимый тип изображения '%s'.

[ctx: err.yy.toomuchdata]
en: Too much icon data.
ru: Слишком много данных изображения.

[ctx: err.yy.nosyminst]
en: Missing symbol %d on instance %s of %s.
ru: Отсутствует символ %d в экземпляре %s %s.

[ctx: err.yy.badmodprop]
en: Ignoring unknown module property '%s'.
ru: Игнорируется неизвестное свойство модуля '%s'.

[ctx: err.yy.badmoddata]
en: Bad data type supplied for module property '%s'.
ru: Неверный тип данных для свойства property '%s'.

[ctx: err.yy.badprim]
en: Unknown primitive name '%s'.
ru: Неизвестное имя примитива '%s'.

[ctx: err.yy.nonet]
en: Undeclared net '%s'.
ru: Необъявленная цепь '%s'.

[ctx: err.yy.bogussave]
en: Bogus save data detected. circuit may be damaged.
ru: Обнаружены неверные данные сохранения, схема может быть повреждена.

[ctx: err.yy.pinformat]
en: Illegal pin name format '%s'.
ru: Недопустимый формат имени вывода '%s'.

[ctx: err.yy.pinname]
en: Pin name '%s' not defined for component type '%s'
ru: Имя вывода '%s' не определено для компонента '%s'

[ctx: err.yy.nonetpos]
en: No net for position %d on component %s.
ru: Нет цепи для позиции %d в компоненте %s.

[ctx: err.yy.baddirective]
en: Illegal or badly formed directive '%s'.
ru: Недопустимая или некорректно сформированная директива '%s'.

[ctx: err.yy.badlocale]
en: Unknown locale '%s' in save file. Using English locale.
ru: Неизвестная локаль '%s' в сохранённом файле. Используется английская.

[ctx: err.corruptnewsave]
en: TkGate was able to save your file in '%s', but it appears
    to be corrupted. If you have checkpointing enabled try
    loading one of the checkpoint files. Use 'tkgate -V' to
    check the integrity of a save file.
ru: TkGate смог сохранить файл в '%s', но оказалось,
    что он повреждён. Если выключен режим создания
    контрольных точек, то попробуйте загрузить одну из
    них. Используйте 'tkgate -V' для проверки
    целостности сохранённого файла.

[ctx: err.corruptsave]
en: TkGate detected a problem while trying to save the file '%s'.
    The existing file has been left unmodified and the damaged file has
    been written to '%s'. If you have checkpointing enabled you
    can try loading one of the checkpoint files. You can also use
    'tkgate -V' to check the integrety of a save file.
ru: TkGate столкнулся с проблемой во время сохранения файла '%s'.
    Существующий файл не будет изменён, а повреждённый сохранён
    под именем '%s'. Если выключен режим создания контрольных
    точек, то попробуйте загрузить одну из них. Используйте
    'tkgate -V' для проверки целостности сохранённого файла.

[ctx: err.badsave]
en: A problem has occurred trying to open or write the file '%s'. Check
    file/directory protections and or disk space.
ru: При попытке открытия или записи файла '%s' возникла проблема.
    Проверьте права доступа для файла и каталога, в котором он
    находится, а также наличие свободного места на диске.

[ctx: err.nosafesave]
en: A problem has occurred attempting to save '%s'. If you wish, you can
    try again without save validation. If you say "no", the original file
    will remain unmodified. If you say "yes" the original file will be
    overwritten, but may be destroyed if a problem occurs. Would you like
    to attempt an unvalidated save?
ru: Во время сохранения файла '%s' возникла проблема. Можно попробовать
    ещё раз без проверки сохранённых данных. Нажмите "нет" и исходный
    файл останется неизменным. Нажмите "да" и файл будет перезаписан,
    но может оказаться повреждённым, если возникнет ошибка. Попробовать
    ненадёжное сохранение?

[ctx: err.noback]
en: File '%s' was created by TkGate
    %s, and may not be readable
    by versions earlier than
    current version (%s) if you
    save.
ru: Файл '%s' был создан в TkGate %s
    и не сможет быть прочитан в версии
    меньше текущей (%s) если его сохранить.

[ctx: err.viewfile]
en: Can not open file '%s'.
ru: Невозможно открыть файл '%s'.

[ctx: err.internal.nomod]
en: internal error: Failed to find module '%s'.
ru: внутренняя ошибка: невозможно найти модуль '%s'.

[ctx: msg.selwire]
en: Selected wire %s named '%s'.
ru: Выбран проводник %s с именем '%s'.

[ctx: msg.selgate]
en: Selected gate %s named '%s'.
ru: Выбран вентиль %s с именем '%s'.

[ctx: msg.selblock]
en: Selected %s block named '%s'.
ru: Выбран блок %s с именем '%s'.

[ctx: msg.iselwire]
en: Selected port '%s' on block '%s'.
ru: Выбран порт '%s' в блоке '%s'.

[ctx: msg.iselgate]
en: Selected %s named '%s' (huh? this message should be impossible).
ru: Выбран %s с именем '%s' (Неужели? Это сообщение должно быть невозможным).

[ctx: msg.iselblock]
en: Selected module interface for '%s'.
ru: Выбран интерфейс модуля для '%s'.

[ctx: msg.modoverwt]
en: Destination module '%s' already exists. Overwrite?
ru: Модуль назначения '%s' уже существует. Перезаписать?

[ctx: msg.foundgate]
en: Found component named '%s'.
ru: Найден компонент с именем '%s'.

[ctx: msg.foundwire]
en: Found wire named '%s'.
ru: Найден проводник с именем '%s'.

[ctx: msg.searchagn]
en: Target string '%s' not found. Hit 'find' to restart search again.
ru: Целевая строка '%s' не найдена. Нажмите 'искать' для перезапуска поиска.

[ctx: msg.sim.chgtoroot]
en: Simulation mode requires root module at top of edit stack.
ru: Режим симуляции требует, чтобы корневой модуль находился на вершине стека редактирования.

[ctx: msg.sim.nogatemod]
en: Simulation mode requires concrete module stack.
ru: Режим симуляции требует конкретного стека редактирования.

[ctx: msg.setinterface]
en: Set module interface for '%s'.
ru: Установить интерфейс для модуля '%s'.

[ctx: msg.needsel]
en: Please select a module instance.
ru: Выберите экземпляр модуля.

[ctx: msg.wroteckpt]
en: Checkpointed to %s...
ru: Создана контрольная точка в %s...

[ctx: msg.save]
en: Saved circuit to '%s'.
ru: Схема сохранена в '%s'.

[ctx: msg.reallynew]
en: Circuit has been modified. Do you really want to discard your changes and create a new circuit?
ru: Схема была изменена. Вы действительно хотите отказаться от изменений и создать новую схему?

[ctx: msg.reallyquit]
en: Circuit has been modified. Do you really want to exit?
ru: Схема была изменена. Вы действительно хотите выйти?

[ctx: msg.notlib]
en: Module '%s' is not a library module.
ru: Модуль '%s' не является библиотечным.

[ctx: miles.msg1]
en: Only a fool would put %s%s there, Miles.
ru: Только дурень расположил бы %s%s там. Майлз.

[ctx: miles.msg2]
en: That's a really stupid place to put %s%s, Miles.
ru: Это на самом деле очень плохое место для расположения %s%s, Майлз.

[ctx: miles.msg3]
en: That's a terrible place for %s%s, Miles.
ru: Это ужасное место для %s%s, Майлз.

[ctx: miles.msg4]
en: Miles, you are a fool for putting %s%s there.
ru: Майлз, не будь дурнем, не располагай %s%sтам .

[ctx: miles.msg5]
en: Only you would put %s%s there, Miles.
ru: Только ты расположил бы %s%s там, Майлз.

[ctx: miles.msg6]
en: Putting %s%s there is proof of your absolute stupidity, Miles.
ru: Расположение %s%s там указывает на твою абсолютную тупость, Майлз.

[ctx: miles.msg7]
en: Why don't you give up Miles, this is a stupid circuit.
ru: Не пора ли оставить попытки, Майлз? Это тупо составленная цепь.

[ctx: miles.msg8a]
en: It's pointless to continue, Miles.
ru: Нет смысла продолжать, Майлз.

[ctx: miles.msg8b]
en: It's obvious you can't design a circuit
ru: Очевидно, тебе не суждено создавать цепи

[ctx: verga.err.OK]
en: Don't worry, be happy.
ru: Не расстраивайся, наслаждайся жизнью.

[ctx: verga.err.INPORT]
en: Port size mismatch on input port '%s'.
ru: Несоответствие размера порта для входа '%s'.

[ctx: verga.err.OUTPORT]
en: Port size mismatch on output port '%s'.
ru: Несоответствие размера порта для выхода '%s'.

[ctx: verga.err.FLOATNET]
en: Net '%s' has no drivers (floating net).
ru: Цепь '%s' не имеет драйверов (плавающая цепь).

[ctx: verga.err.DIRECTCONN]
en: Direct connect operator '=>' unsupported. Treated as '*>'.
ru: Оператор прямого соединения '=>' не поддерживается. Принимается как '*>'.

[ctx: verga.err.MEMADDR]
en: Attempt to write to memory %s with unknown address.
ru: Попытка записи в память %s с неизвестным адресом.

[ctx: verga.err.MEMBITS]
en: Attempt to write to memory %s with unknown bitrange.
ru: Попытка записи в память %s с неизвестным диапазоном.

[ctx: verga.err.BADARRAYUSG]
en: Array '%s' used in expression without index.
ru: Массив '%s' использован в выражении без индекса.

[ctx: verga.err.BADARRAYLHS]
en: Array '%s' used without index on left-hand-side.
ru: Массив '%s' использован в левой части без индекса.

[ctx: verga.err.BADCLOSE]
en: Attempt to close non-open descriptor in task '%s'.
ru: Попытка закрыть неоткрытый дескриптор в задаче '%s'.

[ctx: verga.err.BADAUTORNG]
en: Auto range [*] is only valid with 'wire' declaration.
ru: Автодиапазон [*] допускается только в декларации 'wire'.

[ctx: verga.err.BADGATERNG]
en: Bad component instance range expression.
ru: Некорректное выражение диапазона экземпляров компонента.

[ctx: verga.err.BADARGVALUE]
en: Bad value for argument '%s' in task '%s'.
ru: Некорректное значение аргумента '%s' в задаче '%s'.

[ctx: verga.err.DIVZERO]
en: Divide by zero.
ru: Деление на ноль.

[ctx: verga.err.NODIV]
en: Divide/module unsupported on this machine - sizeof(short) must be 2.
ru: Деление/модуль не поддерживаются на этой машине - sizeof(short) должен быть 2.

[ctx: verga.err.BADEDGEEVENT]
en: Event on multi-bit net '%s' can not have posedge/negedge.
ru: Событие на многоразрядной цепи '%s' не может иметь posedge/negedge.

[ctx: verga.err.NEEDEDGE]
en: Must specify posedge or negedge on event for %s.
ru: Необходимо указать фронт posedge или negedge в событии для %s.

[ctx: verga.err.ASGNEVENT]
en: Event wait on assign is illegal.
ru: Ожидание события в присваивании не допускается.

[ctx: verga.err.PROTTASK]
en: Execution of protected system task '%s' blocked.
ru: Выполнение защищённой системной задачи '%s' заблокировано.

[ctx: verga.err.NEEDIDENT]
en: Expecting identifier for argument %s of task '%s'.
ru: Ожидается идентификатор аргумента %s задачи '%s'.

[ctx: verga.err.BADOP]
en: Expression operator error in '%s'.
ru: Ошибочный оператор в выражении '%s'.

[ctx: verga.err.NOREAD]
en: Failed to load source file '%s'.
ru: Невозможно загрузить файл исходных текстов '%s'.

[ctx: verga.err.MEMFILE]
en: Failed to open memory file '%s'.
ru: Невозможно загрузить файл памяти '%s'.

[ctx: verga.err.WRONGMOD]
en: Found module '%s' when expecting '%s'.
ru: Найден модуль '%s', а ожидался '%s'.

[ctx: verga.err.NOTPARM]
en: Identifier '%s' in constant expression is not a parameter.
ru: Идентификатор '%s' в константном выражении не является параметром.

[ctx: verga.err.BADADDR]
en: Illegal address range on port '%s'.
ru: Недопустимый диапазон адресов у порта '%s'.

[ctx: verga.err.BADADDRSPEC]
en: Illegal address range specification '%s'.
ru: Недопустимая спецификация диапазона адресов '%s'.

[ctx: verga.err.BADCHAR]
en: Illegal character (%s) '%s'.
ru: Недопустимый символ (%s) '%s'.

[ctx: verga.err.BADEVENT]
en: Illegal event control expression.
ru: Недопустимое выражение управления событиями.

[ctx: verga.err.BADCONSTOP]
en: Illegal operator in constant expression.
ru: Недопустимый оператор в константном выражении.

[ctx: verga.err.BADXOP]
en: Illegal operator in expression.
ru: Недопустимый оператор в выражении.

[ctx: verga.err.NETREDEF]
en: Illegal redefinition of net '%s'.
ru: Недопустимое переопределение цепи '%s'.

[ctx: verga.err.BADINOUT]
en: Inout connections must be net-to-net on port '%s'.
ru: Соединения входов-выходов у порта '%s' должны быть типа цепь-в-цепь.

[ctx: verga.err.MODUNDEF]
en: Instance of undefined module '%s'.
ru: Экземпляр неопределённого модуля '%s'.

[ctx: verga.err.BADASGNLHS]
en: Invalid left-hand-side in 'assign'.
ru: Неверная левая часть в 'assign'.

[ctx: verga.err.LHSNOTREG]
en: Illegal use of '%s' in left-hand-side of assignment.
ru: Недопустимое использование '%s' в левой части присваивания.

[ctx: verga.err.BADLHS]
en: Invalid left-hand-side in assignment.
ru: Неверная левая часть в присваивании.

[ctx: verga.err.BADOUT]
en: Invalid output assignment.
ru: Неверное присваивание выходу.

[ctx: verga.err.NOTREG]
en: Memories must be declared as register.
ru: Память должна объявляться как регистр.

[ctx: verga.err.PORTMIX]
en: Mixed named and unnamed ports on interface '%s' of '%s'.
ru: Сочетание именованных и неименованных портов в интерфейсе '%s' '%s'.

[ctx: verga.err.REPCASE]
en: More than one default: in case statement.
ru: Более одного default: в выражении case.

[ctx: verga.err.NOMEM]
en: No current memory in memory file read.
ru: Нет текущего элемента памяти в операции чтения памяти.

[ctx: verga.err.BADCMD]
en: No such command '%s'.
ru: Нет такой команды '%s'.

[ctx: verga.err.CMDNOTNET]
en: No such net '%s' in '%s' command.
ru: Нет такой цепи '%s' в команде '%s'.

[ctx: verga.err.MEMNONBLK]
en: Non-blocking assignments to memories not implemented.
ru: Неблокирующие присваивания памяти не реализованы.

[ctx: verga.err.NOTPPORT]
en: Parameter '%s' is not declared as a port.
ru: Параметр '%s' не объявлен как порт.

[ctx: verga.err.REDEFP]
en: Parameter redefines identifier '%s'.
ru: Параметр переопределяет идентификатор '%s'.

[ctx: verga.err.PORTNOTDEF]
en: Port '%s' on interface '%s' is not defined in module '%s'.
ru: Порт '%s' интерфейса '%s' не определен в модуле '%s'.

[ctx: verga.err.NOCONN]
en: Port '%s' has no connections on interface '%s' of '%s'.
ru: Порт '%s' не имеет соединений в интерфейсе '%s' '%s'.

[ctx: verga.err.MULTCONN]
en: Port '%s' has multiple connections on interface '%s' of '%s'.
ru: Порт '%s' имеет множественные соединения в интерфейсе '%s' '%s'.

[ctx: verga.err.PORTCOUNT]
en: Port count does not match definition on interface '%s' of '%s'.
ru: Количество портов не соответствует определению интерфейса '%s' '%s'.

[ctx: verga.err.BADPRTRANGE]
en: Range on port '%s' is not numeric.
ru: Диапазон у порта '%s' не числовой.

[ctx: verga.err.BADARRAYRNG]
en: Range specification not allowed for memory reference of '%s'.
ru: Указание диапазона не допускается в ссылках на память '%s'.

[ctx: verga.err.CMDMODREDEF]
en: Redefinition of dynamic module '%s'.
ru: Переопределение динамического модуля '%s'.

[ctx: verga.err.REDEF]
en: Redefinition of identifier %s.
ru: Переопределение идентификатора %s.

[ctx: verga.err.PROTTASKSTOP]
en: Simulation stopped on attempted execution of protected system task '%s'.
ru: Симуляция остановлена при попытке выполнения защищённого системного задания '%s'.

[ctx: verga.err.NOTMEM]
en: Specified net '%s' is not a memory.
ru: Указанная цепь '%s' не является памятью.

[ctx: verga.err.CMDNOTMEM]
en: Specified net '%s' is not a memory in '%s' command.
ru: Указанная цепь '%s' не является памятью в команде '%s'.

[ctx: verga.err.SYNTAX]
en: Syntax error.
ru: Синтаксическая ошибка.

[ctx: verga.err.TOOFEWPP]
en: Too few parameter ports on instance %s.
ru: Слишком мало параметров портов в экземпляре %s.

[ctx: verga.err.OPENTOOMANY]
en: Too many files open in task '%s'.
ru: Слишком много открытых файлов в задаче '%s'.

[ctx: verga.err.TOOMANYPP]
en: Too many parameter ports on instance %s.
ru: Слишком много параметров портов в экземпляре %s.

[ctx: verga.err.NOTOP]
en: Top-module '%s' not defined.
ru: Модуль верхнего уровня '%s' не определён.

[ctx: verga.err.BADOPEN]
en: Unable to open output file '%s' in task '%s'.
ru: Невозможно открыть выходной файл '%s' в задаче '%s'.

[ctx: verga.err.CMDNOMOD]
en: Undefined dynamic module '%s' in '%s' command.
ru: Неопределённый динамический модуль '%s' в команде '%s'.

[ctx: verga.err.BADEVENTNET]
en: Undefined net '%s' in event control expression.
ru: Неопределённая цепь '%s' в выражении управления событиями.

[ctx: verga.err.NOTASK]
en: Undefined task '%s'.
ru: Неопределённая задача '%s'.

[ctx: verga.err.NOTDEF]
en: Undefined variable '%s'.
ru: Неопределённая переменная '%s'.

[ctx: verga.err.BADRANGE]
en: Unsupported bit range [%s] on net '%s' (must be of form [n:0]).
ru: Неподдерживаемый битовый диапазон [%s] в цепи '%s' (должен быть в форме [n:0]).

[ctx: verga.err.GATEUNIMP]
en: Unimplemented primitive component type on instance '%s'.
ru: Нереализованный тип компонента примитива в экземпляре '%s'.

[ctx: verga.err.USAGE]
en: Usage: thyme [options][files...]
ru: Использование: thyme [настройки][файлы...]

[ctx: verga.err.CLSDWRITE]
en: Write to closed descriptor.
ru: Запись в закрытый дескриптор.

[ctx: verga.err.PRIMPTCOUNT]
en: Wrong number of ports on primitive component instance '%s'.
ru: Неверное число портов у экземпляра компонента примитива '%s'.

[ctx: verga.err.CMDARGS]
en: Wrong number of arguments in '%s' command.
ru: Неверное число аргументов у команды '%s'.

[ctx: verga.err.TASKARGS]
en: Task '%s' called with wrong number of arguments.
ru: Задача '%s' вызвана с неверным числом аргументов.

[ctx: verga.err.BADSTART]
en: Illegal start value in task '%s'.
ru: Недопустимое начальное значение в задаче '%s'.

[ctx: verga.err.BADSTOP]
en: Illegal stop value in $readmemb.
ru: Недопустимое конечное значение $readmemb.

[ctx: verga.err.SPECTASKUSG]
en: Task '%s' must be used in a specify block.
ru: Задача '%s' должна использоваться в блоке specify.

[ctx: verga.err.BADSPECTASK]
en: Task '%s' can not be used in a specify block.
ru: Задача '%s' не может использоваться в блоке specify.

[ctx: verga.err.TIMING]
en: Timing violation in %s[%s] %s.
ru: Нарушение времени в %s[%s] %s.

[ctx: verga.err.RAMDCHG]
en: Data line changed while write enabled on %s
ru: Линия данных изменилась во время разрешения записи в %s

[ctx: verga.err.RAMACHG]
en: Address line changed while write enabled on %s
ru: Линия адреса изменилась во время разрешения записи в %s

[ctx: verga.err.NOIFDEF]
en: No matching `ifdef/`ifndef for %s declaration.
ru: Нет соответствующего `ifdef/`ifndef для объявления %s.

[ctx: verga.err.BADSPECLVAL]
en: Bit-ranges on path delay specifiers unsupported.
ru: Битовые диапазоны не поддерживаются при указании задержек путей.

[ctx: verga.err.PATHDITEM]
en: Unsupported construct in module with path-delay specification.
ru: Неподдерживаемая конструкция в модуле с указанием задержек путей.

[ctx: verga.err.PATHDINOUT]
en: Use of 'inout' in module with path-delay specification is unsupported.
ru: Использование 'inout' в модуле с указанием задержек путей не поддерживается.

[ctx: verga.err.PATHDLOOP]
en: Loops in modules with path-delay specification are unsupported.
ru: Циклы в модулях с указанием задержек путей не поддерживаются.

[ctx: verga.err.PATHDCOND]
en: Delays must set through both # expression and specify block.
ru: Задержки должны устанавливаться с помощью выражений # и блоков Specify.

[ctx: verga.err.TASKREDEF]
en: Redefinition of task or function '%s' in module '%s'.
ru: Переопределение задачи или функции '%s' в модуле '%s'.

[ctx: verga.err.TASKASFUNC]
en: Task '%s' used as function.
ru: Задача '%s' использована как функция.

[ctx: verga.err.FUNCASTASK]
en: Function '%s' used as task.
ru: Функция '%s' использована как задача.

[ctx: verga.err.TASKBADTYPE]
en: Non-register type used in task or function.
ru: Нерегистровый тип использован в задаче или функции.

[ctx: verga.err.TASKBADPORT]
en: Only input ports are allowed on functions.
ru: В функциях допускается использование только входных портов.

[ctx: verga.err.TIMESCALEU]
en: Invalid units '%s' in `timescale declaration.
ru: Недопустимые единицы измерения '%s' в объявлении `timescale.

[ctx: verga.err.TIMESCALEN]
en: Invalid scale '%s' in `timescale declaration (must be 1, 10 or 100).
ru: Неверный масштаб '%s' в объявлении `timescale (должно быть 1, 10 или 100).

[ctx: verga.err.TIMESCALES]
en: Invalid syntax in `timescale declaration.
ru: Неверный синтаксис в объявлении `timescale.

[ctx: verga.err.TIMESCALEX]
en: Units must be larger than precision in `timescale declaration.
ru: Единицы измерения должны быть большей точности в объявлении `timescale.

[ctx: verga.err.TIMESCALEAN]
en: Design contains some modules with `timescale and some without.
ru: Проект содержит модули с объявлением и без объявления `timescale.

[ctx: verga.err.BADPORTTYPE]
en: Invalid type declaration used on port '%s'
ru: Неверный тип использован при объявлении порта '%s'

[ctx: verga.err.BADVALUE]
en: Bad numeric value '%s'.
ru: Ошибочное числовое значение '%s'.

[ctx: verga.err.NONEXPCTL]
en: Event control @(*) applied to non-expression.
ru: Управление событиями @(*) применено не к выражению.

[ctx: verga.err.NONSTATCTL]
en: Event control @(*) applied to non-statement.
ru: Управление событиями @(*) применено не к утверждению.

[ctx: verga.err.MODREDEF]
en: Redefinition of module '%s'.
ru: Переопределение модуля '%s'.

[ctx: verga.err.IE_TASK]
en: Task definition '%s' found outside module - internal error.
ru: Определение задачи '%s' найдено вне модуля - внутренняя ошибка.

[ctx: verga.err.IE_NONET]
en: Failed to find net '%s' - internal error.
ru: Не удалось найти цепь '%s' - внутренняя ошибка.

[ctx: verga.err.IE_NOOP]
en: Can not find operator description -- internal error.
ru: Не удалось найти описание оператора - внутренняя ошибка.

[ctx: verga.err.IE_BADEXP]
en: Unexpected expression type %s - internal error.
ru: Неожиданный тип выражения %s - внутренняя ошибка.

[ctx: verga.err.IE_BADVAR]
en: Undefined variable or unknown net - internal error.
ru: Неопределённая переменная или неизвестная цепь - внутренняя ошибка.

[ctx: verga.err.IE_BADSTATE]
en: Unexpected internal state at %s - internal error.
ru: Неожиданное внутреннее состояние в %s - внутренняя ошибка.

[ctx: verga.err.IE_RETURN]
en: Executed BCReturn bytecode with empty return stack - internal error.
ru: Выполненный байт-код BCReturn имеет пустой стек возврата - внутренняя ошибка.

[ctx: primitive.err.missing]
en: Internal Error: primitive definition for '%s' is missing.
ru: Внутренняя ошибка: пропущено определения примитива для '%s'.

[ctx: primitive.err.nomodule]
en: Internal Error: primitive definition for '%s' is missing 'module'.
ru: Внутренняя ошибка: пропущен 'module' в определении примитива для '%s'.

[ctx: primitive.err.nomodname]
en: Internal Error: missing module name in definition of '%s' module.
ru: Внутренняя ошибка: не указано названия модуля в определении модуля '%s'.

[ctx: primitive.err.wrongname]
en: Internal Error: module name mismatch in definition of '%s' module.
ru: Внутренняя ошибка: несоответствие названий модулей в определении модуля '%s'.

[ctx: cprt.about]
en: About TkGate
ru: О программе TkGate

[ctx: cprt.lic]
en: TkGate license
ru: Лицензия TkGate

[ctx: cprt.descr]
en: Digital Circuit Editor and Simulator
ru: Редактор и симулятор цифровых схем

[ctx: license1]
en: TkGate is free software; you can redistribute it and/or modify it
    under the terms of the GNU General Public License as published by
    the Free Software Foundation; either version 2 of the License, or
    (at your option) any later version.
ru: TkGate ― свободное программное обеспечение. Вы можете распространять
    или изменять его при условиях соответствия GNU General Public License,
    опубликованной Free Software Foundation; либо версии 2 лицензии, либо
    (на ваше усмотрение) любой более поздней версии.

[ctx: license2]
en: TkGate is distributed in the hope that it will be useful, but
    WITHOUT ANY WARRANTY; without even the implied warranty of
    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
    GNU General Public License for more details.
ru: TkGate распространяется в надежде на то, что приложение будет полезно,
    но БЕЗ ВСЯКИХ ГАРАНТИЙ; не гарантируется даже ПРИГОДНОСТЬ или
    СООТВЕТСТВИЕ КАКИМ-ЛИБО ТРЕБОВАНИЯМ. Для получения дополнительной
    информации ознакомьтесь с GNU General Public License.

[ctx: license3]
en: You should have received a copy of the GNU General Public License
    along with TkGate; if not, write to the Free Software Foundation,
    Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
ru: Вы должны были получить копию GNU General Public License вместе с TkGate.
    Если этого не произошло, напишите в Free Software Foundation, Inc., 51
    Franklin Street, Fifth Floor, Boston, MA 02110-1301 США.

[ctx: ho.setsel.allr]
en: Move all items to selected list.
ru: Переместить все элементы в список выбранных.

[ctx: ho.setsel.alll]
en: Move all items to unselected list.
ru: Переместить все элементы в список невыбранных.

[ctx: ho.setsel.ltor]
en: Move highlighted items to selected list.
ru: Переместить подсвеченные элементы в список выбранных.

[ctx: ho.setsel.rtol]
en: Move highlighted items to unselected list.
ru: Переместить подсвеченные элементы в список невыбранных.

[ctx: ho.net.in]
en: Single-Bit Input
ru: Одноразрядный вход

[ctx: ho.net.out]
en: Single-Bit Output
ru: Одноразрядный выход

[ctx: ho.net.inout]
en: Single-Bit Inout
ru: Одноразрядный вход-выход

[ctx: ho.net.in2]
en: Multi-Bit Input
ru: Многоразрядный вход

[ctx: ho.net.out2]
en: Multi-Bit Output
ru: Многоразрядный выход

[ctx: ho.net.inout2]
en: Multi-Bit Inout
ru: Многоразрядный вход-выход

[ctx: ho.net.wire]
en: Single-Bit Wire (Name Visible)
ru: Одноразрядный проводник (Видимое имя)

[ctx: ho.net.wire2]
en: Multi-Bit Wire (Name Visible)
ru: Многоразрядный проводник (Видимое имя)

[ctx: ho.net.hwire]
en: Single-Bit Wire (Name Hidden)
ru: Одноразрядный проводник (Скрытое имя)

[ctx: ho.net.hwire2]
en: Multi-Bit Wire (Name Hidden)
ru: Многоразрядный проводник (Скрытое имя)

[ctx: ho.net.reg]
en: Single-Bit Register
ru: Одноразрядный регистр

[ctx: ho.net.reg2]
en: Multi-Bit Register
ru: Многоразрядный регистр

[ctx: ho.opt.tool.file]
en: Save, load of circuit files
ru: Сохранение и загрузка файлов схем

[ctx: ho.opt.tool.edit]
en: Cut, Paste and Find operations
ru: Операции копирования, вырезания и вставки

[ctx: ho.opt.tool.gateopt]
en: Component rotation and alignment operations
ru: Операции вращения и выравнивания компонентов

[ctx: ho.opt.tool.gateprop]
en: Basic editing of components
ru: Базовое редактирование компонентов

[ctx: ho.opt.tool.undo]
en: Undo and redo operations
ru: Операции отмены и повторения действий

[ctx: ho.opt.tool.zoom]
en: Zoom in and zoom out
ru: Увеличение и уменьшение

[ctx: ho.opt.tool.mode]
en: Select the editing tool
ru: Инструменты выделения и редактирования

[ctx: ho.opt.tool.module]
en: Create, delete, rename,etc. of module definitions
ru: Операции над определениями модулей

[ctx: ho.opt.tool.tech]
en: Select default technology for components
ru: Выбор технологии по умолчанию для компонентов

[ctx: ho.opt.tool.simctl]
en: Start, stop and pause of simulator
ru: Управление симулятором

[ctx: ho.opt.tool.simaux]
en: Auxiliary simulator commands (read/write memory files, etc.)
ru: Вспомогательные команды симулятора (чтение/запись файлов памяти и др.)

[ctx: ho.opt.tool.simmode]
en: Choose between the select and scroll tool in simulator.
ru: Выбор инструментов выделения и прокрутки в симуляторе.

[ctx: ho.opt.tool.symmode]
en: Selecting editing tool in symbol editor
ru: Выбор инструмента в редакторе символов

[ctx: ho.opt.tool.symedit]
en: Cut and paste operations for symbol editor
ru: Операции копирования вырезания и вставки в редакторе символов

[ctx: ho.opt.tool.symport]
en: Port rotation operations for symbol editor
ru: Операции вращения портов в редакторе символов

[ctx: ho.opt.tool.symshift]
en: Shift the bit map or portion of bitmap
ru: Сдвиг изображения или части в редакторе

[ctx: ho.opt.tool.symopr]
en: Miscellaneous symbol editor operations
ru: Дополнительные операции редактирования символов

[ctx: ho.opt.editor.movesel]
en: If this option is enabled, a selected block of
    text can be grabbed with the mouse pointer and
    moved to a new location.
ru: Если включена эта возможность, то выделенный блок
    текста может быть захвачен курсором мыши и
    перемещён в новое место.

[ctx: ho.opt.editor.format]
en: If enabled, verilog source code will be automatically
    indented when pressing the tab key.
ru: Если включено, то исходный текст Verilog будет
    снабжаться отступами при нажатии клавиши tab.

[ctx: ho.opt.editor.indent]
en: Number of spaces to indent per level.
ru: Число пробелов в отступе на уровень.

[ctx: ho.opt.editor.rtab]
en: Automatically indent the current line
    and tab to the appropriate level when
    pressing the return key.
ru: Автоматический отступ текущей строки и
    табуляция на нужный уровень при нажатии
    Enter.

[ctx: ho.opt.editor.beginindent]
en: Causes a begin..end block to be indented
    to the same level as its parent block.
ru: Заставляет блок begin..end получать отступ
    на тот же уровень, что и родительский.

[ctx: ho.opt.editor.colorize]
en: Enable context-dependent colorization of
    code according to the options listed below.
ru: Включит подстветку синтаксиса в соответствии
    с настройками, перечисленными ниже.

[ctx: ho.hdl.splitexp]
en: Multiple modules in the HDL text will
    be split into different modules defining
    new modules as necessary. Any name
    conflicts will be resolved by slightly
    modifying module names as necessary.
ru: Множественные модули в тексте Verilog
    будут разделены с созданием новых модулей
    при необходимости. Конфликты имён
    будут разрешены небольшими изменениями
    повторяющихся названий.

[ctx: ho.hdl.commentexp]
en: Modules other than the first module or
    module matching the expected name will
    be converted to HDL comments.
ru: Все модули, кроме первого, или с именами,
    отличными от ожидаемых, будут преобразованы
    в комментарии Verilog.

[ctx: ho.hdl.autoeditexp]
en: Automatically edit the HDL description
    to fix the module name.
ru: Автоматически изменять Verilog-описание для
    исправления имени модуля.

[ctx: ho.hdl.cancelexp]
en: Take no action and continue editing
    the current module.
ru: Не выполнять никаких действий и продолжить
    редактирование текущего модуля.

[ctx: ho.hdl.ignoreexp]
en: Ignore the inconsistency and continue
    with the selected action.
ru: Игнорировать несоответствие и продолжить
    выбранное действие.

[ctx: ho.new]
en: Clear the current circuit,
    and start editing a new one.
ru: Очистить текущую схему и начать
    редактировать новую.

[ctx: ho.open]
en: Open a circuit from a file.
ru: Загрузить схему из сохранённого файла.

[ctx: ho.save]
en: Save circuit to current file.
ru: Сохранить схему в текущий открытый файл.

[ctx: ho.saveas]
en: Save circuit to specified file.
ru: Сохранить схему в указанный в диалоге сохранения файл.

[ctx: ho.print]
en: Print current circuit.
ru: Печать текущей схемы.

[ctx: ho.library]
en: Open the library manager.
ru: Открыть диалог управления библиотеками.

[ctx: ho.symed.tab.normal]
en: Edit the unselected symbol bitmap.
ru: Редактировать изображение невыделенного символа.

[ctx: ho.symed.tab.select]
en: Edit the selected symbol bitmap.
ru: Редактировать изображение выделенного символа.

[ctx: ho.simmove]
en: Select wires and modules, flip
    switches and enter dip values.
    Clicking and holding on a wire
    will show its current value.
ru: Выбор проводников и модулей, щёлкание
    переключателями и ввод значений в DIP-переключатели.
    Нажатие и удерживание левой кнопки мыши по проводнику
    позволяет видеть текущее значение.

[ctx: ho.move]
en: Move/Connect - By clicking and dragging you can:
    Set the position for a new component
    Move components and wires
    Connect wires
    By double-clicking you can:
    Edit component, wire and port properties
    Edit comment text
ru: Перемещение/соединение - щёлкнув и перетаскивая, Вы можете:
    Установить положение курсора для создаваемых компонентов
    Двигать компоненты и проводники
    Соединять проводники
    Двойным щелчком Вы можете:
    Редактировать свойства компонента, проводника или модуля
    Редактировать текст комментария

[ctx: ho.delgat]
en: Delete Component - Use this
    tool to delete components.
ru: Удаление компонентов.

[ctx: ho.cutw]
en: Cut Wire - Use this
    tool to cut wires.
ru: Разрезать проводник.

[ctx: ho.scroll]
en: Scroll - Grab and drag the
    editing canvas.
ru: Перемещение канвы редактирования схемы.

[ctx: ho.inv]
en: Invert - Use this tool to
    add or remove inverters
    from component ports.
ru: Инвертировать - используйте данный
    инструмент для добавления и удаления
    инвертеров на портах компонента.

[ctx: ho.bitw]
en: Net Attributes - Use this tool to change
    the attributes of a net. The bit size
    and wire type of nets selected with this
    tool will be changed to the those shown
    in the drop-down boxes to the right.
ru: Атрибуты цепи - Разрядность и тип цепи,
    выделенной данным инструментом, будут изменены
    на те, что указаны в выпадающих списках справа.

[ctx: ho.ipanel.select]
en: Use "standard" modules
    for regular rectangular
    interfaces. Use "symbol"
    modules for custom
    bitmaped symbols.
ru: Используйте "стандартные" модули
    для обычных прямоугольных интерфейсов.
    Используйте "символы" для произвольных
    изображений интерфейсов.

[ctx: ho.ipanel.addport]
en: Add a port to the module. You
    can also double-click after the
    last item to add port.
ru: Добавить порт к модулю. Можно
    также дважды щёлкнуть мышью после последнего
    элемента для создания нового порта.

[ctx: ho.ipanel.deleteport]
en: Delete the selected port.
ru: Удалить выделенный порт.

[ctx: ho.ipanel.editport]
en: Edit the selected port. You
    can also double-click to edit
    a field in a port.
ru: Редактировать выделенный порт.
    Также можно дважды щёлкнуть на
    любом поле описания порта для его
    изменения.

[ctx: ho.ipanel.generate]
en: Generate a new interface for a
    module based on ports in the
    port list and port elements used
    in the module definition.
ru: Генерация нового интерфейса для
    модуля на основе списка портов
    и портов, задекларированных в
    определении модуля.

[ctx: ho.ipanel.updateall]
en: Replace the interface on all
    instances of this module with
    the canonical interface shown
    here.
ru: Заменить интерфейс всех экземпляров
    данного модуля каноническим
    интерфейсом, показанным здесь.

[ctx: ho.ipanel.prot]
en: Do not allow the definition of
    a module to be modified.
ru: Не разрешать изменение определения
    модуля.

[ctx: ho.ipanel.protint]
en: Do not allow the interface of
    a module to be modified.
ru: Не разрешать изменение интерфейса
    модуля.

[ctx: ho.ipanel.proted]
en: Do not allow the interface of a module to
    be modified except through the interface
    editor. Use this to prevent accidental
    modification of the interface in the
    main edit window.
ru: Не разрешать изменение интерфейса модуля,
    кроме как в редакторе интерфейсов.
    Используйте для предотвращения случайного
    изменения интерфейса в основном редакторе.

[ctx: ho.ipanel.scale]
en: Scale the distance between ports
    as a module is resized.
ru: Масштабировать расстояние между портами
    по мере изменения размеров модуля.

[ctx: ho.ipanel.fix]
en: Keep the distance between ports
    fixed even if the module is resized.
ru: Сохранять расстояние между портами неизменным
    при изменении размеров модуля.

[ctx: ho.mod.open]
en: Open the selected module.
ru: Открыть выбранный модуль.

[ctx: ho.mod.close]
en: Close the current module.
ru: Закрыть текущий модуль.

[ctx: ho.mod.new]
en: Create a new module type.
ru: Создать новый тип модулей.

[ctx: ho.mod.del]
en: Delete a module.
ru: Удалить модуль.

[ctx: ho.mod.copy]
en: Copy a module.
ru: Копировать модуль.

[ctx: ho.mod.rename]
en: Rename a module.
ru: Переименовать модуль.

[ctx: ho.mod.claim]
en: Convert a library module to
    a regular module.
ru: Преобразовать библиотечный модуль
    в обычный.

[ctx: ho.mod.setroot]
en: Designate a module to
    be the root module.
ru: Назначить модуль корневым.

[ctx: ho.mod.type.allparts]
en: Set of Libraries
ru: Набор библиотек

[ctx: ho.mod.type.partlib]
en: Library
ru: Библиотека

[ctx: ho.mod.type.part]
en: Library module
ru: Библиотечный модуль

[ctx: ho.mod.type.unknown]
en: Unknown module type
ru: Неизвестный тип модуля

[ctx: ho.mod.type.unused]
en: Set of unused modules
ru: Набор неиспользуемых модулей

[ctx: ho.mod.type.conflict]
en: Module recursion
ru: Рекурсия модулей

[ctx: ho.mod.type.root]
en: Top-level module
ru: Модуль верхнего уровня

[ctx: ho.mod.type.netlist]
en: Netlist module
ru: Модуль список цепей

[ctx: ho.mod.type.Lnetlist]
en: Netlist module (locked)
ru: Модуль список цепей (блокированный)

[ctx: ho.mod.type.hdl]
en: HDL module
ru: Модуль Verilog

[ctx: ho.mod.type.Lhdl]
en: HDL module (locked)
ru: Модуль Verilog (блокированный)

[ctx: ho.undo]
en: Undo previous action(s)
ru: Отменить предыдущее действие

[ctx: ho.redo]
en: Redo undone action(s)
ru: Повторить отменённое действие

[ctx: ho.tab.edit]
en: Primary editing mode.
ru: Основной режим редактирования.

[ctx: ho.tab.interface]
en: Edit module interfaces. While in interface
    mode, double click on a module in the module
    list to edit its interface, or on the root
    module to display all interface.
ru: Редактирование интерфейсов модулей. В данном
    режиме дважды щёлкните на модуле в списке,
    чтобы редактировать его интерфейс или на
    корневом модуле, чтобы отобразить все интерфейсы.

[ctx: ho.tab.simulate]
en: Start the simulator, open the logic analyzer
    and execute any initialization scripts if defined.
ru: Запуск симулятора и логического анализатора, а
    также запуск скриптов, если они определены.

[ctx: ho.tab.cpath]
en: Find critical paths in a circuit.
ru: Поиск критического пути в схемах.

[ctx: ho.log]
en: Log of TkGate messages including
    error messages, information messages
    and simulator console output.
ru: Журнал сообщений TkGate, включая
    сообщения об ошибках, информационные сообщения
    и вывод консоли симулятора.

[ctx: ho.simgo]
en: Run simulator in continuous execution mode.
    Note that combinational circuits simulate
    only until the circuit reaches steady state.
ru: Запуск симулятора в режиме непрерывного исполнения.
    Заметьте, что комбинационные схемы всё равно
    моделируются до тех пор, пока сигналы не перестают
    изменяться.

[ctx: ho.simpause]
en: Pause a continuously running simulation.
ru: Приостановка непрерывной симуляции.

[ctx: ho.simstep]
en: Step a fixed interval of time.
    Open the simulation options
    window to set the step size.
ru: Шаг на фиксированный временной интервал.
    Размер шага можно установить в настройках
    симуляции.

[ctx: ho.simclock]
en: Step a fixed number of clock
    cycles. Open the simulation options
    window to set the step size.
ru: Шаг на фиксированное число шагов синхросигнала.
    Размер шага можно установить в настройках
    симуляции.

[ctx: ho.simstop]
en: End the current simulation
    and return to edit mode.
ru: Завершить текущую симуляцию и вернуться
    в режим редактирования схемы.

[ctx: ho.simbreak]
en: Edit the current breakpoints. Simulation
    will be halted when a breakpoint condition
    becomes true. Breakpoints can be edited
    in both simulation mode and edit mode.
ru: Редактирование точек остановки. Симуляция
    будет прервана, когда условие остановки
    станет истинным. Точки остановки можно
    изменять как в режиме редактирования схемы,
    так и в режиме симуляции.

[ctx: ho.simexec]
en: Manage the set of active scripts.
ru: Управление набором активных скриптов.

[ctx: ho.simoptions]
en: Set various options that control the simulation.
ru: Установка различных параметров,
    управляющих симуляцией.

[ctx: ho.simload]
en: Load memory with contents of
    a .mem file.
ru: Загрузить память содержимым
    .mem файла.

[ctx: ho.simdump]
en: Dump the contents of a memory
    to a .mem file.
ru: Дамп содержимого памяти в
    .mem файл.

[ctx: ho.simview]
en: View/modify the contents
    of a memory (RAM or ROM).
ru: Просмотр/изменение содержимого
    памяти (ОЗУ или ПЗУ).

[ctx: ho.modlist]
en: List of all modules currently loaded in
    alphabetical order. Drag modules to the
    edit window to create new instances.
ru: Список всех модулей в алфавитном порядке.
    Перетаскивайте модули в область редактирования
    чтобы создавать новые экземпляры.

[ctx: ho.modtree]
en: List of all modules currently in
    a hierarchical list. Drag modules to the
    edit window to create new instances.
ru: Список всех модулей в иерархическом виде.
    Перетаскивайте модули в область редактирования
    чтобы создавать новые экземпляры.

[ctx: ho.netlist]
en: List of nets in the current module.
    The symbol to the left of the name
    indicates whether the net is single
    bit (green) or multi-bit (red). An
    "A" shown in the symbol indicates
    that the net name is marked as
    visible.
ru: Список цепей в текущем модуле.
    Символ слева от имени цепи показывает,
    является ли цепь однобитной (зелёный)
    или многобитной (красный). "A" означает,
    что цепь помечена как видимая.

[ctx: ho.ports]
en: List of ports on the interface
    of the module displayed in the
    edit window. The symbol before
    the port indicates the direction
    of the port.
ru: Список портов в интерфейсе модуля, который
    редактируется в данный момент. Символ слева
    показывает направление порта.

[ctx: ho.status.logo]
en: Simulation status indicator. If the iron gate
    logo is shown, TkGate is in edit mode. If the
    quadrapedal AND gate is shown, TkGate is in
    simulation mode. If the AND gate is stationary,
    the simulation is paused, and if it is walking
    the simulation is running.
ru: Индикатор состояния программы. Если показан
    логотип Чугунные ворота -> TkGate в режиме редактирования.
    Если показан четвероногий вентиль И -> TkGate в режиме
    симуляции. Если вентиль И не движется -> симуляция
    приостановлена, а если он бежит -> симуляция запущена.

[ctx: ho.status.msg]
en: Messages from TkGate are displayed here.
ru: Здесь отображаются сообщения TkGate.

[ctx: ho.status.block]
en: The stack of modules being edited.
ru: Стек модулей, которые редактируются.

[ctx: ho.status.file]
en: The current file being edited. A '*' indicates
    that the buffer has been modified since
    the last save.
ru: Текущий редактируемый файл. Символ '*' показывает,
    что файл был изменён с момента последнего сохранения.

[ctx: ho.print.selall]
en: Print all modules currently loaded by TkGate.
ru: Печать всех модулей, загруженных в TkGate.

[ctx: ho.print.selcur]
en: Print only the current module in the TkGate edit window.
ru: Печать только выбранного модуля в области редактирования TkGate.

[ctx: ho.print.seluse]
en: Print all modules "in use". In use modules are
    those that are a descendant of the root module.
ru: Печать всех используемых модулей (тех, что
    являются потомками модуля верхнего уровня).

[ctx: ho.print.fulltrace]
en: Print the entire trace.
ru: Печать всей трассировки.

[ctx: ho.print.parttrace]
en: Print a portion of the trace. Enter the starting
    and stopping times in the entry windows below, or
    use the right mouse button to select a range on the
    scope window (use shift-right to select long ranges).
ru: Печать части трассировки. Введите начальное и конечное
    время в полях ввода или используйте правую кнопку мыши
    для выделения диапазона в окне логического анализатора
    (зажмите Shift для выбора длинных диапазонов).

[ctx: ho.print.parttracestart]
en: Starting time of trace output.
ru: Начальное время вывода трассировки.

[ctx: ho.print.parttraceend]
en: Ending time of trace output.
ru: Конечное время вывода трассировки.

[ctx: ho.print.selsel]
en: Print only the modules selected below. Use
    the control key to select multiple modules.
ru: Печать только модулей, выбранных снизу.
    Используйте клавишу Ctrl для выбора
    нескольких модулей.

[ctx: ho.print.modlist]
en: Select the modules to be printed.
ru: Выбор модулей для печати.

[ctx: ho.print.timegraph]
en: The display of the region selected
    to be printed is shown here. The
    green area is the entire range of
    trace data available, and the grey
    area shows the area to be printed.
    Use the selectors to the left to
    select a region, or select the region
    in the scope window before bringing
    up this dialog box.
ru: Здесь представлена область, выбранная для
    печати. Зелёная зона - это весь доступный
    диапазон данных трассировки, а серая обозначает
    выбранный для печати фрагмент. Используйте
    выделители слева для обозначения требуемой
    области или выберите область в окне логического
    анализатора перед тем, как вызвать этот диалог.

[ctx: ho.circuit.discchg]
en: TkGate will not display a warning if you
    discard changes without saving.
ru: TkGate не будет отображать предупреждение,
    если Вы отклоните изменения без сохранения.

[ctx: ho.circuit.extbar]
en: Newly created basic gates (AND, OR,
    XOR) will use extender bars to handle
    many input gates.
ru: Вновь создаваемые базовые вентили (И, ИЛИ,
    ИСКЛ-ИЛИ) будут использовать расширительные полосы
    для объединения множества входов.

[ctx: ho.circuit.shownet]
en: Newly created switches and dips will
    initially show the net name next to
    them.
ru: Вновь создаваемые переключатели будут снабжены
    названиями цепей, к которым они подключены.

[ctx: ho.circuit.autostart]
en: If enabled, simulation will begin as
    soon as the simulation pane is selected.
ru: Если включено, симуляция начинается
    сразу после активации вкладки "Симуляция".

[ctx: ho.circuit.file]
en: This is the file name from which the current
    circuit was loaded.
ru: Имя файла, из которого была загружена
    текущая схема.

[ctx: ho.circuit.ver]
en: This is the version of TkGate that created
    the file that is currently loaded.
ru: Версия TkGate, в которой был создан файл,
    загруженный в данный момент.

[ctx: ho.circuit.encoding]
en: Use this encoding for save files.
ru: Кодировка, используемая при сохранении файла.

[ctx: ho.circuit.language]
en: Use fonts for this encoding to display
    circuit data.
ru: Использовать шрифты для данной локализации при
    отображении данных схемы.

[ctx: ho.circuit.title]
en: Description of your circuit. This title is
    used on printed output.
ru: Описание схемы, которое будет использовано при печати.

[ctx: ho.cmd.bitw]
en: Wires selected with the ribbon
    cable tool will be set to this
    bit width.
ru: Проводники, выделенные инструментом
    "Разделенный кабель", получат эту
    разрядность.

[ctx: ho.edgat.signam]
en: The name of the selected signal
    on the selected component. You
    can change the name of the signal
    by editing it here.
ru: Имя выделенного сигнала у выделенного
    компонента. Можно изменять имя сигнала,
    редактируя его здесь.

[ctx: ho.edgat.port]
en: The name of the port for this
    signal on the component. This
    field can only be edited for
    module instances.
ru: Имя порта выделенного сигнала у
    выделенного компонента. Это поле
    можно изменять только у экземпляров
    модулей.

[ctx: ho.edgat.iolab]
en: The direction of the selected
    signal on the selected component.
    This field can only be edited
    for module instances.
ru: Направление выделенного сигнала
    у выделенного компонента. Это поле
    можно изменять только у экземпляров
    модулей.

[ctx: ho.edgat.bitlab]
en: The bit width of the selected
    signal on the selected component.
    You can change the bitwidth by
    editing it here.
ru: Разрядность выделенного сигнала у
    выделенного компонента. Здесь
    можно изменить разрядность.

[ctx: ho.edgat.cycle]
en: The total number of epochs in a clock cycle.
ru: Общее число эпох в цикле синхронизации.

[ctx: ho.edgat.phase]
en: The starting point of the cycle (in percent).
ru: Стартовая позиция цикла (в процентах).

[ctx: ho.edgat.duty]
en: The percent of the cycle, the clock is low.
ru: Доля цикла, в течении которой синхросигнал имеет низкий уровень.

[ctx: ho.edgat.hide]
en: Set this flag to disable
    display of component names.
ru: Установить этот флаг для отмены
    отображения имён компонентов.

[ctx: ho.edgat.gtype]
en: Type of the component.
ru: Тип компонента.

[ctx: ho.edgat.gname]
en: Name of this component instance.
ru: Имя данного экземпляра компонента.

[ctx: ho.edgat.ganchor]
en: Set this flag to anchor the position of a component.
ru: Установите этот флаг чтобы привязать положение компонента.

[ctx: ho.edgat.gx]
en: X coordinate of component.
ru: Координата X компонента.

[ctx: ho.edgat.gy]
en: Y coordinate of component.
ru: Координата Y компонента.

[ctx: ho.edgat.swstate]
en: The initial state of the switch to use when
    starting a simulation.
ru: Начальное положение переключателя, которое будет
    использовано после начала симуляции.

[ctx: ho.edgat.dipstate]
en: The initial state of the dip switch to use
    when starting a simulation.
ru: Начальное положение DIP-переключателя, которое будет
    использовано после начала симуляции.

[ctx: ho.edgat.range]
en: The range of bits to pull off a bus.
ru: Диапазон бит, который нужно отвести от шины.

[ctx: ho.edgat.memfile]
en: The file with the initial state for this memory.
    This file is read when the simulator is started.
ru: Файл начального состояния для этой памяти.
    Данный файл будет прочитан после начала симуляции.

[ctx: ho.edgat.func]
en: The function type of this module.
ru: Тип функции для этого модуля.

[ctx: ho.edgat.frame]
en: The frame label.
ru: Надпись на рамке.

[ctx: ho.traceprint]
en: Print the logic trace range selected
    using the right mouse button. Shift-right
    click can be used to expand the selected
    region. The range visible in the scope
    view is used when there is no selection.
ru: Печать диапазона логической трассировки,
    выделенная правой кнопкой мыши. Для увеличения
    выделения можно использовать Shift с
    правой кнопкой. Если выделение отсутствует,
    будет использован диапазон, видимый в окне
    логического анализатора.

[ctx: ho.showxhair]
en: If this button is depressed, a vertical crosshair
    line will be displayed in the scope window.
ru: Если нажата эта кнопка, то в окне логического
    анализатора будет показана вертикальная линия
    визирования.

[ctx: ho.opt.general.fontset]
en: Specifies the basic font size to
    use in the TkGate interface. This
    option will not take effect until
    restarting TkGate.
ru: Определяет базовый размер шрифтов, используемых
    в интерфейсе TkGate. Эта настройка вступит
    в силу после перезапуска TkGate.

[ctx: ho.opt.sec.send]
en: Enabling the $tkg$command() system task will allow
    user circuits to send arbitrary simulator control
    commands to the TkGate GUI. This includes the ability
    to execute arbitrary shell commands. If the simulator
    will be used to execute untrusted circuits, it is
    recommended that this task be disabled. Enabling this
    option has a very high security risk.
ru: Включение системной задачи $tkg$command() позволяет
    пользовательским схемам посылать произвольные команды
    графическому интерфейсу TkGate, в том числе выполнять
    любые команды оболочки. Рекомендуется отключить данную
    возможность, если симулятор используется для запуска
    схем из ненадёжных источников. Включение этой возможности
    имеет высокий риск, связанный с безопасностью.

[ctx: ho.opt.sec.open]
en: Enabling the $fopen() system task will allow user
    circuits to write to any file that the user invoking
    TkGate has access to. Enabling this option has a
    high security risk.
ru: Включение системной задачи $fopen() позволяет
    пользовательским схемам читать и записывать файлы в
    соответствии с правами, с которыми запущен TkGate.
    Включение этой возможности имеет высокий риск,
    связанный с безопасностью.

[ctx: ho.opt.sec.writemem]
en: Enabling the $writememb() and $writememh() system tasks
    will allow user circuits to write to any file that the
    user invoking TkGate has access to. Enabling this option
    has a high security risk.
ru: Включение системных задач $writememb() и $writememh()
    позволит пользовательским схемам записывать файлы в
    соответствии с правами, с которыми запущен TkGate.
    Включение этой возможности имеет высокий риск,
    связанный с безопасностью.

[ctx: ho.opt.sec.enqueue]
en: Enabling the $tkg$recv() and $tkg$send() system tasks
    will enable virtual peripheral devices to send messages
    to TkGate circuits. Enabling this option has a low
    security risk.
ru: Включение системных задач $tkg$recv() и $tkg$send()
    позволит виртуальным периферийным устройствам посылать
    команды пользовательским схемам TkGate. Включение этой
    возможности не несёт особого риска.

[ctx: ho.opt.ssave]
en: Perform consistency checks on circuit
    files before overwriting existing save
    file to verify that there are no problems
    with the save file.
ru: Выполнять проверки целостности файлов схем перед
    перезаписью существующих сохранённых файлов для
    подтверждения отсутствия ошибок сохранения.

[ctx: ho.opt.sec.exec]
en: Fully enabling the $tkg$exec() system task allows user
    circuit to execute arbitrary tcl/tk commands including
    the ability to execute arbitrary shell commands. Enabling
    this option has a very high security risk.
ru: Полное разрешение системной задачи $tkg$exec() позволит
    пользовательским схемам выполнять произвольные команды tcl/tk,
    включая возможность выполнять любые команды оболочки.
    Включение этой возможности имеет высокий риск,
    связанный с безопасностью.

[ctx: ho.opt.sec.regexec]
en: Enabling the $tkg$exec() system task for registered functions
    allows user circuits to execute only tcl/tk commands that have
    been registered as safe. As long as all Virtual Peripheral
    Device files are trusted, enabling $tkg$exec() at this level
    should prevent dangerous commands from being executed. Enabling
    this option has a medium security risk.
ru: Включение системной задачи $tkg$exec() для зарегистрированных функций
    позволит пользовательским схемам выполнять только те команды tcl/tk,
    которые были зарегистрированы как безопасные. До тех пор, пока все
    файлы виртуальных периферийных устройств являются надёжными, включение
    этой возможности должно предотвращать исполнение опасных команд.
    Эта функция имеет средний уровень риска.

[ctx: ho.opt.sec.noexec]
en: Fully disabling the $tkg$exec() command will prevent user
    circuits from executing tcl/tk commands. This will make it
    impossible to use Virtual Peripheral Devices. Selecting this
    option has a minimal security risk.
ru: Полный запрет системной задачи $tkg$exec() не позволит пользовательским
    схемам выполнять команды tcl/tk, что приведёт к невозможности использовать
    виртуальные периферийные устройства. Выбор этого варианта несёт наименьший
    риск для безопасности.

[ctx: ho.opt.sec.stop]
en: If this setting is enabled, the simulation will be terminated
    as soon as any attempt is made by the user circuit to execute
    a disabled feature.
ru: Если включена эта возможность, то при первой попытке выполнить запрещённую
    команду симуляция будет прервана.

[ctx: ho.opt.sec.warn]
en: If this setting is enabled, the simulation will continue, but
    an error message will be displayed when any attempt is made by
    the user circuit to execute a disabled feature.
ru: Если включена эта возможность, то при попытке выполнить запрещённую
    команду симуляция будет продолжена, но будет выведено сообщение об ошибке.

[ctx: ho.opt.sec.ignore]
en: If this setting is enabled, use of any disabled features will
    be ignored and no error messages will be displayed.
ru: Если включена эта возможность, то попытки выполнить запрещённую
    команду будут игнорироваться, не будет выведено никаких сообщений.

[ctx: ho.opt.html.browser]
en: Command to be execute when the user clicks on a link to
    an html file. A "%s" in the command will be replaced
    with the link URL.
ru: Команда, которая будет выполнена, когда пользователь
    перейдёт по ссылке на html файл. Конструкция "%s" в
    команде на URL ссылки.

[ctx: ho.opt.html.email]
en: Command to be execute when the user clicks on a link to
    send an e-mail message. A "%s" in the command will be
    replaced with the link URL.
ru: Команда, которая будет выполнена, когда пользователь
    щёлкнет по ссылке для отправки сообщения электронной
    почты. Конструкция "%s" будет заменена на URL ссылки.

[ctx: ho.opt.fsave]
en: Save TkGate internal cells with circuit
    data. This will increase save file size
    by about 20% for a typical circuit, but
    will result in save files that can be
    exported to third party tools.
ru: Сохранить внутренние ячейки TkGate вместе
    с данными схемы. Это увеличит размер файла
    приблизительно на 20% для типичной схемы,
    но облегчит преобразование сохранённых файлов
    для использования сторонними инструментами,
    поддерживающими Verilog.

[ctx: ho.opt.sorttraces]
en: If this option is enabled, traces on the
    scope window will be displayed in sorted
    order. If this option is disabled, traces
    on the scope window will be displayed in
    the order in which the probes were set.
ru: Если включена эта функция, данные трассировки
    в окне логического анализатора будут отображаться
    в отсортированном виде. В противном случае
    данные будут отображаться в порядке установки
    зондов на сигналы.

[ctx: ho.opt.sim.noglitch]
en: If this option is enabled, rapidly changing
    inputs to a component will cause the component to
    output unknown rather simply the time shifted
    input signal. This can eliminate spurious
    events and prevent oscillations in gate-level
    sequential circuits.
ru: Если включена эта функция, то быстро изменяющиеся
    входные сигналы компонента вызовут неопределённое
    значение выхода вместо просто сдвинутого во
    времени входного сигнала. Это может убрать
    спонтанные события и предотвратить осцилляции
    в последовательных схемах на уровне отдельных
    вентилей.

[ctx: ho.opt.sim.savetraces]
en: Probes placed during a simulation run will
    be remembered and replaced when restarting
    the simulation of the same circuit.
ru: Зонды, установленные во время симуляции,
    будут сохранены и вновь установлены при
    перезапуске симуляции той же схемы.

[ctx: ho.opt.sim.tech]
en: List of files to load as potential "technology"
    files. Technology files specify delay and area
    estimates for built-in components.
ru: Список файлов для загрузки в качестве потенциальных
    файлов технологий. Файлы технологий определяют
    задержки и ожидаемые площади для встроенных
    компонентов.

[ctx: ho.opt.sim.err]
en: Select how warnings from the simulator
    should be handled.
ru: Выбор способа обработки предупреждений
    от симулятора.

[ctx: ho.opt.sim.err.stopany]
en: Do not simulate the circuit if there are any
    warnings in the circuit, even if there are no
    actual errors.
ru: Не симулировать схему если есть предупреждения,
    даже если нет ошибок.

[ctx: ho.opt.sim.err.showall]
en: Always show warnings in the circuit, even if
    there are no errors. If there are only warnings,
    the simulator will be started and the list of
    warnings will be displayed in a separate window.
ru: Всегда отображать предупреждения в схемах,
    даже если нет ошибок. Если есть предупреждения,
    но нет ошибок, симулятор будет запущен, и в
    отдельном окне будет выведено предупреждение.

[ctx: ho.opt.sim.err.showiferr]
en: Show warnings only if there are also errors
    in the circuit. If a circuit contains only
    warnings, they will be ignored and the simulator
    will be started.
ru: Показывать предупреждения только если присутствуют
    также и ошибки. Если есть предупреждения, но нет
    ошибок, предупреждения будут проигнорированы, а
    симулятор запущен.

[ctx: ho.opt.sim.err.ignore]
en: Never display warning messages, even if there
    are errors in the circuit.
ru: Никогда не отображать предупреждения. Даже
    если в схеме присутствуют ошибки.

[ctx: ho.opt.lib.vpath]
en: List of directories to search for TkGate library
    files. Library files should have a .v extension
    and contain modules useful for use in user circuits.
ru: Список каталогов для поиска файлов библиотек TkGate.
    Библиотеки - это обычные схемы TkGate, содержащие
    полезные переиспользуемые модули.

[ctx: ho.opt.lib.vlib]
en: List of libraries that should automatically be loaded
    when TkGate starts.
ru: Список библиотек, которые должны быть автоматически
    загружены, когда запускается TkGate.

[ctx: ho.opt.lib.vpd]
en: List of directories to search for virtual peripheral
    devices. Virtual peripheral devices have a .tcl
    extension and typically implement a GUI representing
    a peripheral device that can be controlled by a user
    circuit.
ru: Список каталогов поиска виртуальных периферийных
    устройств. Виртуальные периферийные устройства -
    это модули, написанные на tcl, обычно реализующие
    графический интерфейс пользователя, представляющий
    периферийные устройства, контролируемые
    пользовательскими схемами.

[ctx: ho.opt.undolen]
en: Maximum number of undo actions to retain.
ru: Максимальное число операций отмены.

[ctx: ho.opt.name]
en: User name to be used on TkGate generated
    reports such as circuit printouts.
ru: Имя пользователя, которое будет использовано
    в генерируемых TkGate отчётах, таких как
    распечатки схем.

[ctx: ho.opt.site]
en: The name of the site where TkGate is
    installed. This name will be used on
    any printer or postscript output.
ru: Имя компьютера, где установлен TkGate.
    Это имя будет использовано во всех
    распечатках и postscript документах.

[ctx: ho.opt.smooth]
en: If this option is enabled, scrolling will
    be optimized by using bitmap copies instead
    of a complete redisplay. You can turn this
    off if there are any problems with your server.
ru: Если включена эта функция, прокрутка схемы в
    области редактирования будет оптимизирована с
    использованием растровых копий, вместо полной
    перерисовки. Следует отключить её, если при
    прокрутке схемы изображение портится.

[ctx: ho.opt.clip]
en: If this option is enabled, clipping will be
    used to update only the exposed portion of
    the window on a redisplay. Otherwise the
    entire display will be redrawn for all
    exposures. Unset only if you are having
    problems on your display.
ru: Если эта функция включена, то для обновления
    только видимой части области редактирования
    будет использоваться отсечение вместо полной
    перерисовки. Отключать только если имеются
    проблемы с отображением.

[ctx: ho.opt.showimage]
en: Unset this option to suppress display of
    the image and explanatory text at the
    edge of dialog boxes.
ru: Отключите данную функцию для подавления
    отображения картинок и пояснительного текста
    в окнах диалога.

[ctx: ho.opt.outmove]
en: If this option is enabled, only an outline
    of module instances being moved will be displayed
    while dragging. Use this feature only on machines
    with slow displays.
ru: Если включена эта функция, то при перемещении
    экземпляров модулей на схеме будут отображаться
    только контуры. Использовать только на машинах
    с медленной видеоподсистемой.

[ctx: ho.opt.bhelp]
en: If this option is enabled, help balloons will
    be activated. Help balloons, such as this one,
    provide tips on interface elements when the
    mouse is over them.
ru: Если включена эта функция, всплывающие подсказки
    активированы. Всплывающие подсказки, такие как эта,
    предоставляют пояснения к элементам интерфейса
    когда указатель мыши оказывается над ними.

[ctx: ho.opt.tearawaymenus]
en: If enabled, the main menues will be detachable
    from the interface. This option will take effect
    next time you restart TkGate.
ru: Если включено, главные меню являются отделяемыми
    от интерфейса. Эта возможность вступит в силу
    после перезапуска TkGate.

[ctx: ho.opt.novice]
en: If no other circuit is specified on the command
    line. A TkGate tutorial will be displayed as
    the initial circuit on start up.
ru: Если файл схемы прямо не указан в командной строке,
    то при запуске будет открыто учебное руководство.

[ctx: ho.opt.blockDropConnect]
en: Allow ports on module interfaces to be created
    by dropping free wires near an edge.
ru: Позволяет создавать порты в интерфейсах модулей
    опусканием концов проводников около краёв
    модулей.

[ctx: ho.opt.debug]
en: Enables several debugging features
    only useful to TkGate developers.
ru: Включает некоторые отладочные возможности,
    востребованные в основном разработчиками.

[ctx: ho.opt.ckpt]
en: Enable checkpointing of unsaved circuits.
ru: Включение контрольных точек на несохранённых схемах.

[ctx: ho.opt.ckptfreq]
en: Frequency of checkpoints in seconds.
ru: Период создания контрольных точек в секундах.

[ctx: ho.opt.beak]
en: Enable these totally useless features.
    If you disable this option, the useless
    features checkbox will no longer appear
    in this dialog box. The only way to
    see the useless features again will be
    to edit your .tkgate2-properties file.
ru: Включение полностью бесполезных возможностей.
    Если отключить эту функцию, то поле включения
    бесполезных возможностей больше не возникнет
    в этом диалоге и для его включения нужно
    будет редактировать файл .tkgate2-properties.

[ctx: ho.opt.miles]
en: If this mode is enabled, TkGate will
    periodically insult the intelligence of
    the user.
ru: Если включен этот режим, TkGate будет
    периодически издеваться над
    интеллектуальными усилиями пользователя.

[ctx: ho.opt.bat]
en: If this mode is enabled, TkGate will
    set up an environment for designing a
    bat computer.
ru: Если включен этот режим, то TkGate настроит
    среду для разработки учебного примера
    "The bat computer".

[ctx: ho.opt.trek]
en: Beam me up Scotty!
ru: Телепортируй меня, Скотти!

[ctx: ho.opt.simstep]
en: The number of epochs to advance when
    the step command is issued.
ru: Число эпох, которые необходимо пройти,
    когда вызывается команда шаг.

[ctx: ho.opt.ckstep]
en: The number of clock cycles to advance
    when the clock step command is issued.
ru: Число циклов синхросигнала, которые необходимо
    пройти, когда вызывается команда шаг
    синхросигнала.

[ctx: ho.opt.ckover]
en: The number of epochs past rising edge
    of the clock to advance when the clock
    step command is issued.
ru: Число эпох после восходящего фронта
    синхросигнала, которые необходимо пройти,
    когда вызывается команда шаг синхросигнала.

[ctx: ho.opt.vpopupdelay]
en: The delay in milliseconds between pressing
    and holding the mouse button and the display
    of a signal value. On some systems, short
    delay values interfere with the ability to
    recognize a double click. If you have this
    problem, increase this value. Values between
    1 and 10000 are allowed.
ru: Задержка в миллисекундах между нажатием и удержанием
    кнопки мыши и отображением значения сигнала.
    На некоторых системах короткие значения задержки
    перекрываются с возможностью распознать двойной щелчок
    мыши. Если вы столкнулись с этой проблемой, попробуйте
    увеличить это значение.
    Допустимы значения от 1 до 10000.

[ctx: ho.opt.init]
en: A simulation script file to execute
    automatically when simulation of any
    circuit is initiated. Do not use this
    for circuit specific scripts, use the
    circuit properties instead.
ru: Файл скрипта симуляции, который нужно
    автоматически запустить прежде чем
    начнётся симуляция любой схемы. Не
    использовать для скриптов, специфичных
    для конкретной схемы (для этого использовать
    диалог свойств схемы).

[ctx: ho.opt.ckall]
en: If this mode is enabled, the clock step
    command will pause the simulation on the
    positive edge of any clock in the circuit.
ru: Если включен данный режим, то команда шага
    тактирующего сигнала остановит симуляцию на
    восходящем фронте любого тактирующего сигнала
    в схеме.

[ctx: ho.opt.ckspec]
en: If this mode is enabled, the clock step
    command will pause the simulation only on
    the positive edge of the specified clock.
    Use the name of the net to which the
    clock is attached.
ru: Если включен данный режим, то команда шага
    тактирующего сигнала остановит симуляцию
    только на восходящем фронте указанного
    сигнала. Используйте имя цепи, к которой
    подключен сигнал.

[ctx: ho.opt.keybind]
en: Specifies the basic style for key
    bindings. If you change this
    option, bindings will be updated
    immediately, but you will need to
    restart TkGate to see any user
    defined keybindings.
ru: Определяет базовый стиль привязки клавиш.
    Если изменить эту настройку, то привязки
    обновятся немедленно, но Вам придётся
    перезагрузить TkGate, чтобы увидеть
    пользовательские привязки.

[ctx: ho.deftech]
en: Default technology for new components.
    Affects delay of components. To change
    the technology of a specific component,
    open its properties box (double
    click) and select the "Delay" tab.
ru: Технология по умолчанию для новых компонентов.
    Влияет на величину задержек прохождения сигнала.
    Для изменения технологии конкретного компонента
    выберите нужное значение на вкладке "Задержка"
    диалога свойств компонента.

[ctx: ho.techbut]
en: Use delays from standard technology
    definition file. To add custom
    technologies, add them to the list
    in the "File -> Options -> Simulate"
    menu.
ru: Использовать задержки из стандартного файла
    определения технологий. Для использования
    специальных технологий добавьте их
    в список в диалоге настроек TkGate
    "Инструменты -> Настройки -> Симуляция -> Технология".

[ctx: ho.custbut]
en: Set custom delay values for this component.
ru: Установить специальные задержки для этого компонента.

[ctx: ho.contver]
en: Continuously verify the integrity of internal
    data structures after every operation.
ru: Непрерывно проверять целостность внутренних
    структур данных после каждой операции.

[ctx: ho.simwatch]
en: Display commands sent between
    the GUI and the simulator.
ru: Показыть команды, пересылаемые между
    графическим интерфейсом и симулятором.

[ctx: ho.symed.point]
en: Pixel edit mode. Use the left
    mouse button to set pixels and
    the right button to clear them.
ru: Режим редактирования пикселей. Используйте
    левую кнопку мыши для установки пикселей,
    а правую для очистки.

[ctx: ho.symed.line]
en: Line mode. Use the left
    mouse button to set pixels and
    the right button to clear them.
ru: Режим линий. Левая кнопка мыши позволяет
    устанавливать пиксели линии, а правая
    очищать их.

[ctx: ho.symed.rect]
en: Rectangle mode. Use the left
    mouse button to set pixels and
    the right button to clear them.
ru: Режим прямоугольника. Используйте
    левую кнопку мыши для установки
    пикселей прямоугольника, а правую
    для их очистки.

[ctx: ho.symed.fillrect]
en: Filled rectangle mode. Use the
    left mouse button to set pixels
    and the right button to clear them.
ru: Режим заполненного прямоугольника.
    Используйте левую кнопку мыши для
    установки пикселей прямоугольника,
    а правую для их очистки.

[ctx: ho.symed.select]
en: Bitmap select mode. Use the left
    mouse buttons to select regions of
    the bitmap and do cut and paste
    operations on the selection.
ru: Режим выделения изображения. Используйте
    левую кнопку мыши для выделения части
    изображения и выполнения операций
    копирования, вырезания и вставки.

[ctx: ho.symed.port]
en: Port select mode. Select ports and
    move them or rotate them.
ru: Режим выделения портов. Выделите порты
    и перемещайте их, либо поворачивайте.

[ctx: ho.symed.rshift]
en: Shift selected pixels right.
ru: Сдвинуть выделенные пиксели вправо.

[ctx: ho.symed.lshift]
en: Shift selected pixels left.
ru: Сдвинуть выделенные пиксели влево.

[ctx: ho.symed.ushift]
en: Shift selected pixels up.
ru: Сдвинуть выделенные пиксели вверх.

[ctx: ho.symed.dshift]
en: Shift selected pixels down.
ru: Сдвинуть выделенные пиксели вниз.

[ctx: ho.symed.cwrotate]
en: Rotate selected pixels clockwise.
ru: Повернуть выделенные пиксели по часовой стрелке.

[ctx: ho.symed.ccwrotate]
en: Rotate selected pixels counter-clockwise.
ru: Повернуть выделенные пиксели против часовой стрелки.

[ctx: ho.symed.autobold]
en: Make selected image bold.
ru: Сделать выделенный фрагмент жирным.

[ctx: ho.symed.resize]
en: Resize the image editor.
ru: Изменить размер редактора изображения.

[ctx: ho.symed.import]
en: Import image from file.
ru: Импортировать изображение из файла.

[ctx: ho.symed.export]
en: Export image to file.
ru: Экспортировать изображение в файл.

[ctx: ho.tool.currot]
en: Displays the current default
    rotation. Click on this
    button to change the current
    default rotation.
ru: Показан текущий поворот
    по умолчанию. Нажмите, чтобы
    изменить поворот элементов
    по умолчанию.

[ctx: ho.tool.zoomin]
en: Zoom in
ru: Увеличить

[ctx: ho.tool.zoomout]
en: Zoom out
ru: Уменьшить

[ctx: ho.tool.rotate]
en: Rotate selected component(s) counter-clockwise.
ru: Повернуть выбранные компоненты против часовой стрелки.

[ctx: ho.tool.brotate]
en: Rotate selected component(s) clockwise.
ru: Повернуть выбранные компоненты по часовой стрелке.

[ctx: ho.tool.valgn]
en: Align selected component(s) vertically.
ru: Выровнять выбранные компоненты по вертикали.

[ctx: ho.tool.halgn]
en: Align selected component(s) horizontally.
ru: Выровнять выбранные компоненты по горизонтали.

[ctx: ho.tool.cut]
en: Cut selection.
ru: Вырезать выделенное.

[ctx: ho.tool.copy]
en: Copy selection.
ru: Копировать выделенное.

[ctx: ho.tool.paste]
en: Paste from cut buffer.
ru: Вставить из буфера обмена.

[ctx: ho.tool.find]
en: Find component, wire or text.
ru: Найти компонент, проводник или текст.

[ctx: ho.tool.addport]
en: Add a port to the selected component.
ru: Добавить порт к выделенному компоненту.

[ctx: ho.tool.anchor]
en: Anchor the selected component(s).
ru: Привязать выделенные компоненты.

[ctx: ho.tool.unanchor]
en: Unanchor the selected component(s).
ru: Удалить привязку выделенного компонента.

[ctx: ho.tool.replicate]
en: Replicate a component.
ru: Клонировать компонент.

[ctx: ho.tool.delete]
en: Delete the selection.
ru: Удалить выделенное.
